[发明专利]焊球凸块与封装结构及其形成方法有效
申请号: | 201410133209.5 | 申请日: | 2014-04-03 |
公开(公告)号: | CN104766849B | 公开(公告)日: | 2018-05-18 |
发明(设计)人: | 庄东汉;蔡幸桦;李俊德 | 申请(专利权)人: | 乐金股份有限公司 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L21/60;C22C5/06 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 郝新慧;张浴月 |
地址: | 中国台*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 焊球凸块 封装 结构 及其 形成 方法 | ||
本发明是提供焊球凸块结构、其封装结构及其形成方法。焊球凸块结构的一例是提供一种焊球凸块结构,包括:一第一芯片;以及一第一银合金焊球凸块,设置于上述第一芯片上,其中上述第一银合金焊球凸块的组成是包含:0.01~10重量%的钯与余量的银。上述封装结构还包含一基板,藉由与上述第一芯片倒装芯片接合的形式,以其一基板上焊垫电性连接于芯片上银合金焊球凸块。
技术领域
本发明涉及焊球凸块结构、其封装结构及其形成方法,尤其涉及具有银合金焊球凸块结构的焊球凸块结构、其封装结构及其形成方法。
背景技术
倒装芯片组装(Flip Chip Assembly)具有接点数高、接点间距小、封装面积小、高频性能佳、可靠度高以及耐电磁波干扰等优点,已普遍采用于集成电路及发光二极管(LED)等电子产品封装工艺中。倒装芯片组装最重要的关键技术在于凸块(Bump)的制作及组装。倒装芯片凸块材料大多使用焊锡(Solder)合金,例如:锡-37铅、锡-9锌、锡-0.7铜、锡-3.5银、锡-51铟、锡-58铋、锡-3银-0.5铜、锡-9锌-3铋等各种合金组成。焊锡凸块(SolderBump)的制作方法主要可分为电镀(Electroplating)及锡膏钢版印刷(Stencil Printing)两种。电镀法除了环保问题,且难以形成特定的合金组成。此外,在形成无铅焊锡时,很难找到适当镀液配方与电镀工艺参数。例如,欲形成凸块如锡-3.5银、锡-0.7铜及锡-3银-0.5铜时,其合金组成很难稳定控制;欲形成焊球凸块如锡-51铟、锡-58铋及锡-9锌-3铋时,则难以找到理想镀液。
因此,近年来大部分封装厂针对倒装芯片组装焊锡凸块的制作均逐渐以锡膏(solder paste)钢版印刷(Stencil Printing)为主。然而,倒装芯片锡膏的关键材料在于锡粉(tin powder)。一般而言,在表面实装(Surface Mount Technology;SMT)所使用的锡粉粒径大约为30μm至50μm,这样的尺寸在制造上较为容易。然而,由于倒装芯片凸块的尺寸在120μm以下,其锡膏所使用锡粉粒径必须大约在10μm以下,故其制作与粒径筛选困难度均相当高。此外,当倒装芯片焊球凸块尺寸减小至100μm以下甚至达到50μm时,即使使用尺寸在10μm以下的锡粉,其单颗焊锡凸块仍只有少数几个锡粉分布其中,故于回焊(reflow)后将造成很严重的共平面度(Coplanarity)问题。另外,以锡膏制作倒装芯片凸块的问题还包括助焊剂(flux)回焊后会留下空孔,以及在接点间距小至100μm以下时,锡膏钢版印刷不良率大增等问题。
倒装芯片组装导电凸块亦可利用电镀方法制作金凸块(Electroplating GoldBump),或者利用金线结球制作金焊球凸块(Gold Stud Bump),然而不论是电镀金凸块或金焊球凸块在与铝焊垫接合时,均会发生介金属化合物(Intermetallic Compounds)成长太快,以至于接合界面脆化的问题;另外,如果采用传统软焊(Soldering)技术进行金凸块与基板的组装,由于金在焊锡的溶解速度极快,将使大量金凸块溶入焊锡内部而形成大量脆性的AuSn4介金属化合物,因此电镀金凸块或金焊球凸块进行芯片与基板的组装一般只能采用导电胶接合,不仅导电性较焊锡接合差,更丧失了焊锡接合的自校准(SelfAlignment)与可重工(Reworkable)两大优点;当然金凸块在材料成本上亦极为昂贵。
因此电子产业亦有考虑利用电镀方法制作铜凸块(Electroplating CopperBump)或铜柱(Copper Pillar),或者利用金线结球制作铜焊球凸块(Copper Stud Bump),然而不论是电镀铜凸块、铜柱或铜焊球凸块在与铝焊垫接合时,均会发生介金属化合物成长太慢以至于接合界面虚焊的顾虑;另外,铜易氧化及腐蚀,其封装产品可靠度不佳;更为严重的是铜的硬度太高,制作铜焊球凸块时易造成芯片破裂(Chip Cratering),在与基板组装时亦会发生共平面(Coplanarity)问题,此一共平面问题在超小间距(UltrafinePitch)封装时尤其严重。
发明内容
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于乐金股份有限公司,未经乐金股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410133209.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:布线基板的制造方法
- 下一篇:导通孔结构、封装结构以及光感测元件封装