[发明专利]一种半导体器件及其制造方法

权利要求书

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有伪栅极结构；

在所述伪栅极结构的两侧形成侧墙，并在所述侧墙两侧的半导体衬底中形成碗状凹槽；

实施预非晶化注入，在所述半导体衬底中形成将所述碗状凹槽的底部包裹住的预非晶化注入区，所述预非晶化注入区缩短了后续形成的位错与伪栅极结构的边缘之间的距离；

实施应力记忆过程并退火，以在所述碗状凹槽下方的半导体衬底中形成所述位错；

去除所述侧墙，在所述碗状凹槽中外延生长顶部高于所述半导体衬底表面的抬升硅层或碳硅层；

去除所述伪栅极结构，并在形成的沟槽内形成高k-金属栅极结构。

2.根据权利要求1所述的方法，其特征在于，所述碗状凹槽的最深处的深度小于5nm。

3.根据权利要求1所述的方法，其特征在于，形成所述碗状凹槽的工艺步骤包括：先采用干法蚀刻工艺对所述半导体衬底进行纵向蚀刻，以在所述半导体衬底的将要形成源/漏区的部分中形成沟槽；再采用各向同性的干法蚀刻工艺继续蚀刻所述沟槽，使所述沟槽转变为所述碗状凹槽。

4.根据权利要求1所述的方法，其特征在于，所述预非晶化注入的离子入射方向相对于与所述半导体衬底相垂直的方向具有夹角，所述夹角的大小取决于所述伪栅极结构的节距的大小。

5.根据权利要求1所述的方法，其特征在于，形成所述侧墙之前，还包括下述步骤：在所述伪栅极结构的两侧形成偏移侧墙，所述偏移侧墙由氧化物、氮化物或者二者的组合构成；实施低掺杂离子注入，以在所述半导体衬底中形成低掺杂源/漏区；执行袋状区离子注入，以在所述半导体衬底中形成将所述低掺杂源/漏区包裹住的袋状区。

6.根据权利要求1所述的方法，其特征在于，形成所述位错的工艺步骤包括：在所述半导体衬底上形成完全覆盖所述伪栅极结构和所述侧墙的应力材料层；执行退火工艺，形成所述位错，将所述应力材料层具有的应力通过所述位错转移到所述半导体衬底中的沟道区；去除所述应力材料层。

7.根据权利要求1所述的方法，其特征在于，实施所述预非晶化注入之后且实施所述应力记忆过程之前，还包括执行重掺杂离子注入的步骤，以在所述半导体衬底中形成重掺杂源/漏区。

8.根据权利要求7所述的方法，其特征在于，实施所述外延生长的同时，原位掺杂所述重掺杂源/漏区中的掺杂离子。

9.根据权利要求1所述的方法，其特征在于，所述伪栅极结构包括自下而上层叠的牺牲栅介电层和牺牲栅电极层，所述高k-金属栅极结构包括自下而上堆叠而成的界面层、高k介电层、覆盖层、阻挡层、功函数设定金属层、浸润层和金属栅极材料层。

10.根据权利要求1所述的方法，其特征在于，所述半导体器件为NFET。

11.一种如权利要求1-10中的任一方法制造的半导体器件，其特征在于，所述半导体器件的高k-金属栅极结构两侧的半导体衬底中形成有碗状凹槽，所述碗状凹槽中形成有顶部高于所述半导体衬底表面的抬升硅层或碳硅层，所述抬升硅层或碳硅层位于所述半导体衬底中的部分的最大厚度小于5nm，所述碗状凹槽下方的半导体衬底中形成有位错。