[发明专利]形成半导体装置的栅极电极的方法、半导体装置用的栅极电极结构及相符的半导体装置结构

说明书

技术领域

本发明基本上涉及含先进晶体管组件的高尖端集成电路的制造，先进晶体管组件包含具有高k栅极介电质的栅极电极结构。尤其是，本发明涉及半导体装置的栅极电极、半导体装置用栅极电极结构及半导体装置结构的形成方法。 

背景技术

现今集成电路大多数使用多个亦称为金属氧化物半导体场效晶体管(MOSFETS)或简称MOS晶体管的互连场效晶体管(FETS)予以实现。一般而言，现今集成电路藉由形成于具有给定表面区的芯片上所形成的数百万个MOS晶体管予以实现。 

在MOS晶体管中，流经MOS晶体管源极与漏极之间所形成信道的电流经由通常布置于信道区上方的栅极予以控制，与所斟酌的是PMOS晶体管或NMOS晶体管无关。为了控制MOS晶体管，对栅极的栅极电极施加电压，以及当施加的电压大于阈值电压(threshold voltage)时，流经信道的电流减小。阈值电压取决于晶体管呈非显然形式时的特性，如大小、材料等。 

在努力组建晶体管数量更多且半导体装置更快的集成电路时，半导体技术已朝向超大型积体法(ULSI)发展，其导致大小持续缩减，从而MOS晶体管大小缩减的集成电路。在现今半导体技术中，微电子装置的最小特征尺寸已接近深次微米体系，以便针对更快且功率更低的微处理器及数字电路以及基本上针对具有改良型高能量效率的半导体装置结构持续满足需求。一般而言，临界尺寸(CD)由线件或间隔已对待制造装置为正常操作而认定为关键的宽度或长度尺寸予以表示，此外，这个尺寸决定装置效能。 

结果是，持续提升的集成电路效能以及正缩减更小型的集成电路尺寸已增加集成电路结构的积体密度。然而，随着半导体装置及装置 特征已变得更小并且更先进，习知的制造技术己推向了极限，其以目前所需比例生产微细化特征的能力受到挑战。因此，开发者面临的是随着半导体大小持续缩减所带来更严峻的微缩限制。 

一般而言，设于微芯片上的集成电路结构由数百万个如PMOS晶体管或NMOS晶体管之类的个别半导体装置予以实现。晶体管效能关键地取决于许多因素，例如阈值电压，轻易看出其对于控制芯片效能高度重要，这需要保持个别待控制晶体管的许多参数，尤其是对于高度微缩的半导体装置而言。例如，跨布半导体芯片的晶体管结构的阈值电压其偏移强烈影响整个待制造芯片的可靠度。为了确定跨布芯片的晶体管装置可靠的可控制性，必须高度精确地令每一个晶体管的阈值电压维持界定良好的调整。由于阈值电压已独自取决于许多因素，为了制造可靠满足所有这些因素的晶体管装置，必需控制处理流程。 

如广为人知的是，栅极介电材料的功函数可显著影响场效晶体管最终取得的阈值电压，正如目前藉由适度掺杂栅极材料所完成一般。在引进高k介电材料时，调整适当的功函数可需要将适当的金属物种加入栅极介电材料内，其形式例如为镧、铝等等，为的是得到适当的功函数，从而还有p信道晶体管与n信道晶体管的阈值电压。另外，处理期间可必须保护敏感性高k介电材料，而与硅等等建置良好的材料的接触则可视为不利，理由是铪氧化物之类高k介电材料与栅极材料接触时，费米(Fermi)能阶可遭受显著影响。因此，含金属覆盖材料通常设于高k介电材料上，用以在所谓的栅极先制程序期间保护高k介电材料，其中，高k介电材料提供早期制造阶段。已知含金属材料得提供优越的导电特性并且避免任何空乏区，正如可在例如多晶硅栅极电极结构中所观察一般，多个另外的程序步骤及材料系统予以引进建置良好的工艺技术，为的是形成高k介电材料与含金属电极材料结合的栅极电极结构。在其它方法中，如取代栅极法，可提供栅极电极结构作为预留位置(placeholder)材料系统，所谓的取代栅极，其中，在完成基本晶体管配置之后，取代栅极可藉由至少适当的含金属电极材料予以取代，可能与高k介电材料结合。基本上，这些所谓的取代栅极法或栅极后制法需要复杂的处理程序，用于移除如多晶硅之类的初始取代栅极，以及形成适当的金属物种以供藉由加入对应的功函数 调整物种而调整适当的功函数值。