[发明专利]布线基板及其制造方法

说明书

技术领域

本发明涉及包括多个连接端子部的布线基板及其制造方法，该多个连接端子部供半导体芯片以倒装芯片的方式安装。

背景技术

近年来，用作计算机的微处理器等的半导体集成电路元件(半导体芯片)越发高速化、高功能化，伴随于此，具有这样的倾向：端子数量增多，端子之间的间距也变窄。通常，在半导体芯片的底面配置有许多连接端子，半导体芯片的各连接端子以倒装芯片的方式连接于形成在布线基板上的多个连接端子部。

更详细而言，布线基板的连接端子部由以铜为主体构成的导体层形成，半导体芯片侧的连接端子借助软钎料凸点(日文：はんだバンプ)等与布线基板的连接端子部连接。对于该布线基板，若相邻的连接端子部之间的间隔变窄，则在连接半导体芯片时，可能会出现这样的问题：软钎料流出至相邻的端子部、布线，端子间发生短路等。为了避免出现这样的问题，提出了一种具有将布线与端子部分割开的抗蚀图案的布线基板(例如，参照专利文献1)。专利文献1的布线基板包括：第1阻焊剂层，其具有供软钎料凸点的一部分埋入的第1开口部；以及第2阻焊剂层，其设在该第1阻焊剂层之上，并且该第2阻焊剂层具有供软钎料凸点穿过的第2开口部。在布线基板中，第2阻焊剂层以包围交错配置的连接端子部之上的软钎料凸点的方式形成为格子状。通过设置第2阻焊剂层，能够防止在连接半导体芯片时软钎料的流出。即，第2阻焊剂层发挥用于防止软钎料流出的堤坝的作用。

现有技术文献

专利文献

专利文献1：日本特开2008－147458号公报

发明内容

发明要解决的问题

然而，对于专利文献1所公开的布线基板，在缩小连接端子部之间的间距来谋求高密度化时，需要谋求使第2阻焊剂层的图案微细化。另外，第1阻焊剂层和第2阻焊剂层彼此独立地形成，随着抗蚀图案的微细化，第2阻焊剂层与第1阻焊剂层之间的连接面积减小。因此，可能存在这样的问题：第1阻焊剂层与第2阻焊剂层之间的界面强度不充分，第2阻焊剂层的图案发生剥离。

本发明是鉴于所述问题而做成的，其目的在于提供一种与半导体芯片之间的连接可靠性优异的布线基板。并且，本发明的另一目的在于提供一种能够制造与半导体芯片之间的连接可靠性优异的布线基板的布线基板的制造方法。

用于解决问题的方案

并且，作为用于解决所述问题的技术方案(技术方案1)，是一种布线基板，该布线基板具有将一层以上的绝缘层和一层以上的导体层层叠起来而成的层叠体，所述层叠体的最外层的所述导体层包括设在半导体芯片的搭载区域的连接端子部，以供所述半导体芯片以倒装芯片的方式安装，设置阻焊剂层作为所述层叠体的最外层的所述绝缘层，所述连接端子部的表面经形成于该阻焊剂层的开口部暴露出来，该布线基板的特征在于，所述连接端子部具有：连接区域，其是供所述半导体芯片的连接端子借助软钎料连接的区域；以及布线区域，其自所述连接区域沿平面方向延伸设置，所述阻焊剂层具有：侧面覆盖部，其用于覆盖所述连接端子部的侧面；以及凸状壁部，其与所述侧面覆盖部一体地形成，以与所述连接端子部的所述连接区域相交叉的方式突出设置。

根据技术方案1所述的发明，在阻焊剂层中，与用于覆盖连接端子部侧面的侧面覆盖部一体地形成有凸状壁部，该凸状壁部以与连接端子部的连接区域相交叉的方式突出设置。在此，在谋求布线基板高密度化的情况下，随着布线基板的高密度化而需要缩小阻焊剂层的凸状壁部的宽度。即使在该情况下，由于凸状壁部与侧面覆盖部一体地形成，因此能够确保足够的强度。因而，能够避免出现凸状壁部发生剥离这样的问题。另外，在安装半导体芯片时，凸状壁部作为软钎料堤坝发挥作用，从而能够防止连接区域内的软钎料向布线区域流出，能够可靠地保持连接区域内的软钎料。因此，能够提高布线基板与半导体芯片之间的连接可靠性。

其中，对于布线基板的连接端子部而言，既可以自连接区域的两侧沿平面方向延伸设置有布线区域，也可以仅自连接区域的一侧沿平面方向延伸设置有布线区域。