[实用新型]一种八层堆叠式芯片封装结构有效
申请号: | 201320372448.7 | 申请日: | 2013-06-26 |
公开(公告)号: | CN203339150U | 公开(公告)日: | 2013-12-11 |
发明(设计)人: | 胡立栋;金若虚;陆春荣;刘鹏;张振燕 | 申请(专利权)人: | 力成科技(苏州)有限公司 |
主分类号: | H01L23/49 | 分类号: | H01L23/49;H01L25/065 |
代理公司: | 北京同恒源知识产权代理有限公司 11275 | 代理人: | 刘宪池 |
地址: | 215000 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 堆叠 芯片 封装 结构 | ||
技术领域
本实用新型属于半导体内存封装技术领域,具体涉及一种八层堆叠式芯片封装结构。
背景技术
现有封装产品中一般为1~4层芯片,芯片比较厚,封装芯片层数较低,芯片容量小,而对于4层芯片以上的封装结构,由于封装工艺能力的限制,存在较多问题,如芯片研磨技术、金线键合分段式技术需要特殊控制,才能达到多层封装结构制造工艺的要求。
实用新型内容
本实用新型的目的是提供一种八层堆叠式芯片封装结构。
为实现上述实用新型目的,本实用新型采用了如下技术方案:
一种八层堆叠式芯片封装结构,其特征在于,包括:
一基板,具有相对的一顶面和一底面;
八个芯片,堆叠配置于所述基板的顶面上,其中二个芯片为一组,四组芯片呈交叉梯子形堆叠;
多根导线,电性连接于芯片和芯片之间和芯片和基板之间;
封装结构的封装空间内填充的绝缘树脂。
进一步的,所述八个芯片由下往上依次为第一芯片、第二芯片、第三芯片、第四芯片、第五芯片、第六芯片、第七芯片、第八芯片;其中,第八芯片通过打线结合技术电性连接至第七芯片;第七芯片通过打线结合技术电性连接至基板;第六芯片通过打线结合技术电性连接至第五芯片;第五芯片通过打线结合技术电性连接至基板;第四芯片通过打线结合技术电性连接至第三芯片;第三芯片通过打线结合技术电性连接至基板;第二芯片通过打线结合技术电性连接至第一芯片;第一芯片通过打线结合技术电性连接至基板。
进一步的,所述第一芯片和第五芯片的厚度为75um,所述第二芯片、第三芯片、第四芯片、第六芯片、第七芯片和第八芯片的厚度为55um。
进一步的,所述芯片与芯片、芯片与基板用胶带粘接,胶带厚度为10um。
进一步的,所述基板的该底面配置多个用于焊接于PCB板的锡球。
如上所述的八层堆叠式芯片封装结构的制造工艺,包括如下步骤:
步骤1芯片研磨与切割:使用细金刚石颗粒的研磨轮,并配合低主轴转数和进给速度,调低传送设备各部件的真空和吹气压力,研磨第二芯片、第三芯片、第四芯片、第六芯片、第七芯片和第八芯片的厚度为55um;研磨第一芯片和第五芯片的厚度为75um;并将整个晶圆切割成单个的独立的小芯片;
由于芯片薄,需要慢磨和精磨,低转数情况下,不断循序渐进的过程保证芯片不会破碎。
步骤2贴片:使用10um厚的胶带把芯片与芯片、芯片和基板粘贴在一起,工艺参数为吸着力道大于70Kpa,焊接力为10N,每两层芯片进行一次温度为145~155℃、时间为30~60分钟的烘烤,以保证芯片与胶带之间的粘合力;
步骤3金线键合:通过金线健合的方式来连接芯片与芯片,芯片与基板的之间电路;工艺参数为采用两段的焊线压力输出:较小的初始压力为15-15g,以防止焊针接触芯片表面时晃动而破坏芯片,待芯片晃动趋于稳定后,再施加稍大的压力为20~30g,以帮助焊接金线的结合性;
步骤4塑封:将芯片,金线,胶带,基板的上面用树脂包封在塑封体内,在塑封合膜时,需要抽真空,合膜压力为35~50t;合膜后,进行160~180℃、5小时的高温烘烤,可以强化树脂的结合引导气体顺利排出整个腔体;
步骤5植球:植入锡球在基板的底部,以便元件可以顺利的焊接到PCB线路版上;
步骤6切割:每一条基板根据不同产品的尺寸,包含了几十粒大到几百粒个芯片,通过切割工序,形成若干个独立元器件,以便客户端使用。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力成科技(苏州)有限公司,未经力成科技(苏州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320372448.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:金属板多层线路基板芯片倒装封装结构
- 下一篇:GPS系统级载板封装结构