[发明专利]引线框、封装组件及其制造方法

说明书

技术领域

本发明涉及半导体封装，具体地涉及引线框、封装组件及其制造方法。

背景技术

随着电子元件的小型化、轻量化以及多功能化的需求的增加，对半导体封装密度的要求越来越高，以达到减小封装尺寸的效果。因此，使用引线框并且包含多个集成电路管芯的的封装组件已经成为新的热点。在这种封装组件中，多个集成电路管芯的配置及其连接方法对封装组件的尺寸和性能具有至关重要的影响。

图1示出根据现有技术的多管芯封装组件100的透视图。在封装组件100中，两个集成电路管芯120、130以并排方式（side-by-side）安装在同一个引线框110上。引线框110包括多条指状的引线111。每一条引线111的上表面具有互连区。第一集成电路管芯120下表面的导电凸块121的末端通过焊料122与一些引线111的互连区形成焊料互连。第二集成电路管芯130下表面的焊盘直接通过焊料131与另一些引线111的互连区形成焊料互连。封装料160覆盖引线框110和集成电路管芯120、130。引线框110的引线111的至少一部分从封装料160中露出，用于提供封装组件与外部电路（例如电路板）的电连接。

图2a-2d示出根据现有技术的封装组件100的制造方法各个步骤的截面图。将第一集成电路管芯120放置在引线框110上，如图2a所示，焊料球122与引线框110相接触。执行回流工艺，使得焊料球122熔化形成焊料122，如图2b所示。焊料122将第一集成电路管芯120固定在引线框110的一些引线上。将第二集成电路管芯130放置在引线框110上。再次执行回流工艺，使得焊料131将第二集成电路管芯130固定在引线框110的另一些引线上，如图2c所示。然后，采用封装料160（例如环氧树脂）覆盖引线框110和集成电路管芯120、130，从而形成封装组件100，如图2d所示。

在上述现有技术的封装组件中，集成电路管芯120和130以并排方式设置于引线框110的上方。集成电路管芯120和130可以共用引线框110的某些引线，从而彼此电连接。或者，集成电路管芯120和130可以通过附加的键合线彼此电连接。

集成电路管芯120和130的并排配置在封装密度方面是不利的，因为最终形成的封装组件100的封装面积必须大于集成电路管芯120和130的芯片占用面积之和。此外，在采用封装料160封装集成电路管芯120和130之前需要进行两次回流工艺，第二次回流工艺可能导致先前已经回流的第一集成电路管芯120的焊料122的非期望回流，从而导致互连失效。

另一方面，已经提出了堆叠的多管芯封装组件，其中多个集成电路管芯堆叠在同一个引线框上。位于最下层的集成电路管芯可以通过焊料直接固定在引线框上。位于上层的集成电路管芯可以通过粘合层固定在下面一层的集成电路管芯的顶部表面上。然后，通过键合线将上层的集成电路管芯电连接到引线框上。尽管这种堆叠的多管芯封装组件可以减小芯片占用面积，但封装组件内的键合线导致工艺复杂化和制造成本的提高，并且可能由于键合线的不良电接触可能导致器件不工作。

因此，期望进一步提高封装组件的封装密度和可靠性。

发明内容

有鉴于此，本发明的目的在于提供一种封装组件，以解决现有技术中封装面积过大以及封装结构对半导体元件性能的不利影响的问题。

根据本发明的第一方面，提供一种用于堆叠成多个层面的电子元件的引线框，所述引线框包括多条引线，每一条引线包括互连区，其中：所述多条引线分成多组，每一组引线的互连区位于与相应一个层面的电子元件相对应的高度位置。

优选地，在所述引线框中，所述多组引线包括从用于最底部层面的电子元件的第1组引线到位于最顶部层面的电子元件的第m组引线，共m组引线，其中m是大于等于2的任意整数，以及任意第n组引线的互连区围绕第1至第n-1组引线的互连区，其中n是大于1且小于等于m的任意整数。

优选地，在所述引线框中，第2至第m组引线中的每一条引线包括延伸部、以及与延伸部邻接的突起的台面，并且互连区位于台面的上表面。

优选地，在所述引线框中，第1组引线中的每一条引线包括延伸部和与延伸部邻接的突起的台面，并且互连区位于台面的上表面。

优选地，在所述引线框中，在垂直于堆叠方向的平面内，所述多组引线中的不同组的引线交替设置。

优选地，在所述引线框中，在垂直于堆叠方向的平面内，所述多组引线的所有引线的底部共平面。