[发明专利]一种半导体存储器件及其制备方法

说明书

技术领域

本发明涉及半导体存储器件，具体地，本发明涉及一种半导体存储器件及其制备方法。

背景技术

随着便携式电子设备的高速发展（比如移动电话、数码相机、MP3播放器以及PDA等），对于数据存储的要求越来越高。非挥发性存储器由于具有断电情况下仍能保存数据的特点，成为这些设备中最主要的存储部件，其中，由于闪存（flash memory）可以达到很高的芯片存储密度，而且没有引入新的材料，制造工艺兼容，因此，可以更容易更可靠的集成到拥有数字和模拟电路中。

浮栅结构存储器是重要的闪存器件中的一种，是目前被大量使用和普遍认可的主流存储器类型，广泛的应用于电子和计算机行业。常规浮栅结构是首先在衬底上形成一层隧穿氧化层、浮置栅极以及ONO（氧化物-氮化物-氧化物的结构绝缘隔离层）和一层控制栅极，并在衬底两侧分别形成源/漏区，但是随着半导体工艺的发展和技术节点的缩小，由于栅氧化层厚度过大，导致很高的能耗，同时也影响了器件的可缩小性，限制了浮栅存储器的发展。

随着特征尺寸进入纳米级，减小存储单元的尺寸的同时提高存储数据写入、读取、擦除和保持性能，成为目前浮栅存储器发展的方向，其中双掺杂浮栅（Dual doping floating gate，DDFG）具有更高的编程速度、更低的功率以及更好的数据保留得到应用。

现有技术中制备双掺杂浮栅DDFG的过程如图1a-1d所示，首先，提供半导体衬底101，在所述半导体衬底101上依次沉积隧穿氧化层（tunnel oxide）102、N型浮栅层103、以及ONO（氧化物-氮化物-氧化物的结构绝缘隔离层）104和控制栅极105；参照图1b，图案化所述隧道氧化物层（tunnel oxide）102、浮栅层103、以及ONO104和控制栅极105，得到栅极叠层；参照图1c，对所述N型浮栅层103进行P型离子注入，在该步骤中以较大的倾角对所述N型浮栅层103进行P型离子掺杂，以得到P型掺杂区10，进而得到双掺杂浮栅；参照图1d在所述栅极叠层的侧壁上形成间隙壁，然后执行源漏注入，在所述DDFG的两侧的半导体衬底中形成源漏区。

现有技术中虽然有形成DDFG的方法，但是在执行P型离子注入的过程中，所述P型离子不仅会进入所述N型浮栅层103中，还会进入所述半导体衬底101中，造成对半导体器件的影响，而且所述影响随着半导体器件尺寸的不断缩小而加剧，影响了器件的性能，因此需要对双掺杂浮栅的制备方法进行改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种半导体存储器件的制备方法，包括：

提供半导体衬底，在所述半导体衬底上形成有隧穿氧化层、浮栅层；

在所述浮栅层上形成绝缘隔离层、控制栅层以及第一掩膜层；

在横向上图案化所述第一掩膜层、所述控制栅层以及所述绝缘隔离层，来定义浮栅的关键尺寸并露出所述浮栅层；

以所述图案化的所述第一掩膜层、所述控制栅层以及所述绝缘隔离层为掩膜，对所述浮栅层进行离子注入，以在所述浮栅层的两端形成彼此隔离的第一双掺杂区，其中部分所述第一双掺杂区位于所述图案化的所述绝缘隔离层的下方；

以所述图案化的所述第一掩膜层、所述控制栅层以及所述绝缘隔离层为掩膜，蚀刻所述掺杂的浮栅层、隧穿氧化层，以形成具有双掺杂浮栅的栅极叠层结构。

作为优选，所述方法进一步包括：

在所述栅极叠层结构的侧壁上形成间隙壁；

执行源漏注入步骤，以在所述栅极叠层结构的两侧形成源漏区。

作为优选，所述方法进一步包括形成自对准硅化物的步骤。

作为优选，在形成所述绝缘隔离层、所述控制栅层以及所述第一掩膜层之前还包括以下步骤：

在所述浮栅层上形成第二掩膜层；

在纵向上图案化所述第二掩膜层，来定义浮栅的关键尺寸并露出所述浮栅层；

以所述图案化的所述第二掩膜层为掩膜，在纵向上对所述浮栅层进行离子注入，以在所述浮栅层的两端形成彼此隔离的第二双掺杂区，其中部分所述第二双掺杂区位于所述图案化的所述第二掩膜层的下方；

以所述图案化的所述第二掩膜层为掩膜，蚀刻所述浮栅层、隧穿氧化层，以形成具有所述第二双掺杂区的浮栅层。

作为优选，所述方法进一步包括：