[发明专利]一种半导体存储器件及其制备方法

说明书

技术领域

本发明涉及半导体存储器件，具体地，本发明涉及一种半导体存储器件及其制备方法。 

背景技术

随着便携式电子设备的高速发展（比如移动电话、数码相机、MP3播放器以及PDA等），对于数据存储的要求越来越高。非挥发性存储器由于具有断电情况下仍能保存数据的特点，成为这些设备中最主要的存储部件，其中，由于闪存（flash memory）可以达到很高的芯片存储密度，而且没有引入新的材料，制造工艺兼容，因此，可以更容易更可靠的集成到拥有数字和模拟电路中。 

浮栅结构存储器是重要的闪存器件中的一种，是目前被大量使用和普遍认可的主流存储器类型，广泛的应用于电子和计算机行业。常规浮栅结构是首先在衬底上形成一层隧穿氧化层、浮置栅极以及ONO（氧化物-氮化物-氧化物的结构绝缘隔离层）和一层控制栅极，并在衬底两侧分别形成源/漏区，但是随着半导体工艺的发展和技术节点的缩小，由于栅氧化层厚度过大，导致很高的能耗，同时也影响了器件的可缩小性，限制了浮栅存储器的发展。 

随着技术的不断发展，对于闪存器件，较高的耦合率（coupling ratio）则意味着低的操作电压以及低功率消耗，对于器件性能的提高具有重要的意义，现有技术中制备浮栅结构的方法如图1a-1c所示，首先如图1a所示，提供半导体衬底101，在所述半导体衬底101上沉积隧穿氧化层（tunnel oxide）102、浮栅层103、以及Si₃N₄的掩膜层104，参照图1b图案化所述隧穿氧化层（tunnel oxide）102、浮栅层103、以及Si₃N₄的掩膜层104以形成栅极叠层，同时在所述栅极叠层的两侧的半导体衬底201中形成浅沟槽，然后填充所述浅沟槽并平坦化，形成浅沟槽隔离105，参照图1c，去除所述Si₃N₄的掩膜层104，并蚀刻所述浅沟槽隔离105至所述浮栅层103 以下，所述方法还包括形成ONO和控制栅极，并图案化的步骤，然后形成源漏。 

现有技术中制备得到的浮栅结构具有较大的耦合率，其中如图1d所示，隧道电容Ctunnel=Cgs+Cgb+Cgd，器件总电容Ctotal=Cono+Ctunnel，其中Kono=Cono/Ctotal，由于该器件具有较低的耦合率，其操作电压较高而且功率消耗也高，器件性能降低，因此需要对所述浮栅结构的制备方法做进一步的改进，在降低器件的耦合率的同时解决在浅沟槽填充中的各种缺陷。 

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。 

为了解决现有技术中存在的问题，提供了一种半导体存储器件的制备方法，包括： 

提供半导体衬底，在所述半导体衬底上形成有隧穿氧化层、浮栅层以及掩膜层； 

图案化所述掩膜层、所述浮栅层、所述隧穿氧化层和所述半导体衬底，在形成浮栅叠层的同时在所述浮栅叠层两侧的所述半导体衬底中形成浅沟槽； 

选用隔离材料填充所述浅沟槽，以形成浅沟槽隔离结构； 

去除所述掩膜层，以在所述浮栅层上方形成凹槽； 

回蚀刻所述凹槽两侧的所述隔离材料，以扩大所述凹槽的关键尺寸； 

在所述关键尺寸扩大的凹槽的底部和侧壁上沉积半球状浮栅膜，以形成浮栅结构。 

作为优选，所述方法还进一步包括： 

蚀刻所述浅沟槽隔离结构至所述浮栅层的顶部，以露出所述半球状浮栅膜； 

在所述半球状浮栅膜以及所述隔离材料上沉积ONO材料层和控制栅层； 

图案化所述ONO材料层和所述控制栅层，以形成栅极叠层结构； 

执行源漏注入步骤，以在所述栅极叠层结构两侧形成源漏区。 

作为优选，所述掩膜层选用氮化硅；所述隔离材料选用氧化物。 

作为优选，在沉积所述半球状浮栅膜之后还包括执行平坦化以去除所述凹槽外部的所述半球状浮栅膜的步骤。 

本发明还提供了一种半导体存储器件，包括： 

半导体衬底； 

隧穿氧化层，位于所述半导体衬底上； 

浮栅结构，位于所述隧穿氧化层上，包括浮栅层以及位于所述浮栅层上的半球状浮栅膜。