[发明专利]半导体装置与其制造方法

说明书

技术领域

本发明是有关于一种半导体装置，且特别是有关于一种以氮化硅与多晶硅硬掩模(polysilicon hard mask)制造的三维存储器装置中的遮蔽层。

背景技术

存储器装置，例如是三维存储器装置在尺寸上的缩减，造成结构上的外观比(aspect ratio，例如是高宽比)增加。高度外观比会使结构稳定性降低并造成弯曲。弯曲的结构可能使装置形成接触不良甚至短路，造成装置完全地失效。

因此，需要一种更进步的工艺以及结构设计，以形成高度外观比的结构。

发明内容

根据本发明的一方面，提出一种半导体装置，包括一半导体层、一氧化层以及一多晶硅遮蔽层。氧化层形成于半导体层之上，且氧化层包括一凹部，凹部位于朝向半导体层的一垂直方向上。多晶硅遮蔽层形成于氧化层的凹部，且多晶硅遮蔽层在凹部中包括一接缝或一孔隙。

根据本发明的另一方面，提出一种半导体装置的制造方法，包括以下步骤。提供一第一半导体层。形成一第二半导体层于第一半导体层上。形成一第一硬遮蔽层于第二半导体层上。图案化第一硬遮蔽层。利用第一硬遮蔽层刻蚀第二半导体层。移除第一硬遮蔽层。形成一第二硬遮蔽层，至少一部分第二硬遮蔽层位于移除第一硬遮蔽层之处，且第二硬遮蔽层包括一孔隙或一接缝。

为了对本发明的上述及其他方面有更好的了解，下文特举实施例，并配合所附附图，作详细说明如下：

附图说明

图1绘示本发明一实施例的半导体装置的俯视图。

图2绘示本发明一实施例的半导体装置的俯视图。

图3A-图3G绘示本发明一实施例的半导体装置的剖面图。

图4A绘示本发明一实施例的存储器装置的俯视图。

图4B绘示本发明一实施例的存储器装置沿图4A的线段A所切出的剖面图。

图4C绘示本发明一实施例的存储器装置沿图4A的线段B所切出的剖面图。

图4D绘示本发明一实施例的存储器装置沿图4A的线段C所切出的剖面图。

图4E绘示本发明一实施例的存储器装置沿图4A的线段D所切出的剖面图。

图5A绘示本发明图4B的实施例的存储器装置后续工艺的剖面图。

图5B绘示本发明图4C的实施例的存储器装置后续工艺的剖面图。

图5C绘示本发明图4D的实施例的存储器装置后续工艺的剖面图。

图5D绘示本发明图4E的实施例的存储器装置后续工艺的剖面图。

图6A绘示本发明图5A的实施例的存储器装置后续工艺的剖面图。

图6B绘示本发明图5B的实施例的存储器装置后续工艺的剖面图。

图6C绘示本发明图5C的实施例的存储器装置后续工艺的剖面图。

图6D绘示本发明图5D的实施例的存储器装置后续工艺的剖面图。

【符号说明】

100、200、300、320、330、340、350、360、370、：半导体装置；

102、202、324：突出特征；

104、322：凹部；

302：埋入氧化物；

304、410：堆叠层；

306、332、404：氧化层；

308、362、402：硬遮蔽层；

364：孔隙；

400：存储器装置；

406：光刻胶层；

408：外框；

A、B、C、D：剖面线。

具体实施方式

图1绘示本发明一实施例的半导体装置100的俯视图。半导体装置100包括向上的突出特征(protruding features)102以及凹部104。为了形成突出特征102，一遮蔽层形成于一半导体层之上，并执行图案化与刻蚀工艺。在刻蚀后，突出特征102呈波浪型且弯曲。由于半导体装置尺寸的缩减，举例来说在存储器装置的位线中，形成缩短的节距(shrinking pitch)与堆叠层的增加，促使突出特征102的弯曲。此结构可以遮蔽层与/或具有较低抗张强度(tensile strength)的半导体层所形成。举例来说，半导体层可为氧化层且遮蔽层可为多晶硅遮蔽层。氧化物与多晶硅可被认定是压缩材料(compressive material)，其抗张强度分别为-300Mpa与-200Mpa。