[发明专利]半导体栅结构及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及一种半导体栅结构及其形成方法。

背景技术

半导体Ge具有较高的电子和空穴迁移率，有望在极小尺寸下实现性能更高的晶体管，这使得它被视作先进器件的沟道材料而受到大量关注。但是，将Ge应用于金属-氧化物-半导体场效应晶体管（MOSFET）中时必须面临栅极电介质的选择问题。Ge的氧化物具有热不稳定性，且溶于水，电学性能较差，和传统Si基器件中理想的Si/SiO₂界面特性不同。因而对于Ge基MOSFET器件应采用高k电介质来克服这一困难，并同时实现等效氧化层厚度的减薄。

然而将高k电介质直接沉积在用稀HF清洗过的Ge表面后，通常表现出较高的界面电荷陷阱密度和很差的泄漏电流特性，这主要是由高k电介质和Ge之间较差的界面特性引起的，Ge和高k电介质之间有时也会相互作用使界面特性更加恶化，因此高k电介质和Ge衬底间的界面钝化问题一直是实现先进Ge MOS器件的关键。

人们提出了很多方法来解决这一问题，例如在Ge和高k电介质之间增加GeO₂、GeO_xN_y、AlN等界面层以实现Ge表面的钝化和与高k电介质的隔离，但这些方法中或者其界面电荷陷阱密度和泄漏电流特性的改善仍然不够理想，又或者实现界面钝化效果时往往其界面层厚度较大，且介电常数一般不高，因而影响了等效氧化层厚度的减小，不适合于极小尺寸下的器件应用。

发明内容

本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的技术选择。

为此，本发明的一个目的在于提出一种具有GeSnS_x钝化层、电学性质好的半导体栅结构形成方法。

本发明的另一个目的在于提出一种具有GeSnS_x钝化层、电学性质好的半导体栅结构。

根据本发明实施例的半导体栅结构形成方法，包括以下步骤：提供以Ge层为表面的衬底；在所述Ge层之上形成Sn层，其中，所述Ge层与所述Sn层之间的界面为GeSn层；去除所述Sn层以暴露所述GeSn层；对所述GeSn层进行硫化处理以形成GeSnS_x钝化层；以及在所述GeSnS_x钝化层之上形成栅堆叠结构。

根据本发明实施例的半导体栅结构形成方法，能够提高Ge基上栅堆叠结构的电学性能，例如低界面陷阱密度和极低的栅泄漏电流密度，具有简便易行、成本低的优点。

另外，根据本发明实施例的半导体栅结构形成方法还可以具有如下附加技术特征：

在本发明的一个实施例中，在去除所述Sn层之前进一步包括：通过退火处理强化所述GeSn层。

在本发明的一个实施例中，所述硫化处理为：在硫蒸汽中退火硫化，以使所述GeSn层部分或全部变成GeSnS_x钝化层。

在本发明的一个实施例中，所述退火硫化的温度为100-400℃。

在本发明的一个实施例中，所述硫化处理为：浸泡在含有硫离子的溶液中进行湿化学硫化，以使所述GeSn层部分或全部变成GeSnS_x钝化层。

在本发明的一个实施例中，所述含有硫离子的溶液中包含有硫化铵、硫化氢、硫化钠中的一种或多种的组合。

在本发明的一个实施例中，利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述Sn层以暴露所述GeSn层。

在本发明的一个实施例中，所述清洗后保留下来的所述GeSn层的厚度为0.5-40nm。

在本发明的一个实施例中，所述以Ge层为表面的衬底包括：纯Ge衬底或表层为Ge薄膜的衬底。

根据本发明实施例的半导体栅结构，可以包括：以Ge层为表面的衬底；位于所述Ge层之上的GeSn层；位于所述GeSn层之上的GeSnS_x钝化层；以及位于所述GeSnS_x钝化层之上的栅堆叠结构。

根据本发明实施例的半导体栅结构，能够提高Ge基上栅堆叠结构的电学性能，例如低界面陷阱密度和极低的栅泄漏电流密度，具有结构简单、成本低的优点。

另外，根据本发明实施例的半导体栅结构还可以具有如下附加技术特征：

在本发明的一个实施例中，所述GeSn层是首先在所述Ge层上形成Sn层，然后在所述Ge层和所述Sn层之间的界面处自然形成或者通过退火处理强化得到的。