[发明专利]阵列基板及其制作方法、显示装置

说明书

技术领域

本发明属于显示技术领域，具体涉及一种阵列基板及其制作方法、显示装置。

背景技术

随着薄膜晶体管液晶显示技术的发展，高透过率，大尺寸，低功耗，低成本成为未来显示面板的发展方向。显然，简化产品制造工艺是降低生产成本的重要途径之一。

薄膜晶体管液晶显示器的阵列基板制作过程中需要多次构图工艺才能形成所需膜层的图形。对于VA（Vertical Alignment，垂直配向)模式的薄膜晶体管液晶显示器，其阵列基板的像素电极（pixel electrode）上还设有配向隆起物（protrusion），配向隆起物用于使同一个像素单元中的液晶分子向不同方向倾斜，从而改善从不同位置观察时像素单元的亮度均匀性。在现有技术中，像素电极和配向隆起物的图形是经过两次构图工艺分别形成的。具体地，如图1和图2所示，形成像素电极61的图形包括如下步骤：

在基板上通过一次构图工艺形成包括栅极17和栅线14的图形；

在形成有栅极17和栅线14的上方沉积栅绝缘层2和有源层3，通过一次构图工艺形成有源区的图形；

在有源区3上方沉积源漏金属层，通过一次构图工艺形成包括数据线4、源电极15和漏电极16的图形；

在形成有源电极15和漏电极16图形的上方沉积钝化层5，并通过一次构图工艺在漏电极16上形成连通像素电极61的过孔18；

在钝化层5上方通过一次构图工艺形成像素电极61的图形。

如图3所示，形成配向隆起物94的图形需要经过形成配向隆起物膜层、曝光、显影、刻蚀和光刻胶剥离等工艺，从而经过一次构图工艺形成配向隆起物94的图形。

发明人发现现有技术中至少存在如下问题：经过两次构图工艺分别形成像素电极和配向隆起物的图形，工艺流程较复杂，材料和设备成本较高，不利于高效节能，从而导致产品的竞争力下降。

发明内容

本发明所要解决的技术问题包括，针对现有技术中采用两次光刻构图工艺图工艺形成像素电极和配向隆起物的图形，从而使得工艺流程较复杂，材料和设备成本较高的问题，提供一种通过一次构图工艺形成像素电极和配向隆起物的图形的阵列基板及其制作方法和显示装置。

解决本发明技术问题所采用的技术方案是一种阵列基板的制作方法，包括：

形成像素电极膜层，在像素电极膜层上形成配向隆起物层；

通过阶梯曝光工艺，形成在非曝光区剩余完整的配向隆起物层，在曝光区无配向隆起物层，在部分曝光区剩余部分的配向隆起物层的结构；

通过刻蚀工艺，除去无配向隆起物层区域的像素电极膜层，形成像素电极的图形；

通过灰化工艺形成配向隆起物的图形。

优选的是，所述阶梯曝光工艺中使用的掩膜板为半色调掩膜板或灰阶掩膜板。

优选的是，所述配向隆起物层为具有感光效应的有机膜层，所述阶梯曝光工艺为直接对有机膜层进行曝光和显影。

优选的是，所述有机膜是丙烯酸酯类有机膜。

优选的是，所述有机膜层的形成方式为狭缝式涂布法或旋转涂布法。

优选的是，所述配向隆起物层的厚度在20000～间，所述在部分曝光区剩余部分的配向隆起物层的厚度在3000～间。

优选的是，所述刻蚀工艺是湿法刻蚀工艺，所述灰化工艺是干法刻蚀工艺。

优选的是，所述灰化工艺中使用的气体为SF6和O2的混合气体。

本发明的阵列基板的制作方法，通过一次构图工艺形成像素电极和配向隆起物的图形，简化了生产工艺流程，降低了材料和设备的成本，从而提高了产品的竞争力。

解决本发明技术问题所采用的技术方案是一种阵列基板，包括像素电极和配向隆起物，所述像素电极和配向隆起物是由上述阵列基板的制作方法制备的。

本发明的阵列基板由上述阵列基板的制作方法制备，因此工艺流程更为简化，生产效率提高。

解决本发明技术问题所采用的技术方案是一种显示装置，所述显示装置包括上述阵列基板。

本发明的显示装置包括上述阵列基板，生产工艺流程的简化使得显示装置的生产成本降低。

附图说明

图1为现有技术中阵列基板的平面示意图；

图2为现有技术中阵列基板A-A方向的剖视图，其中包括了掩膜板以示意像素电极的制作；

图3为现有技术中配向隆起物制作示意图；

图4为本发明实施例1的阵列基板的制作方法中的像素电极和配向隆起物制作示意图；

图5为本发明实施例1的阵列基板的制作方法中的像素电极层成膜后结构示意图；