[发明专利]过刻蚀率的测试结构及其形成方法、过刻蚀率的测量方法

说明书

技术领域

本发明涉及半导体领域，特别涉及到一种过刻蚀率的测试结构及其形成方法、过刻蚀率的测量方法。

背景技术

在半导体制造领域中，随着技术的发展，半导体器件的尺寸越来越小，而复杂度越来越高，为了保证半导体器件的可靠性，需要对半导体器件的制造工艺进行严格的控制。

以形成铜大马士革结构工艺中的介质层的刻蚀方法为例，其主要包括以下步骤：

参考图1，提供基底1，在所述基底1上形成第一层间介质层21，在所述第一层间介质层21上形成互连线3，在所述互连线3上形成第二层间介质层22。所述第二层间介质层22的厚度为S。

参考图2，在所述第二层间介质层22上形成图形化的硬掩膜层4，并在所述图形化的硬掩膜层4和所述第二层间介质层22上形成图形化的光刻胶5。

参考图3，以所述图形化的光刻胶5为掩膜，刻蚀所述第二层间介质层22，在第二层间介质层22中形成呈圆柱形的通孔11，所述通孔11的深度S1小于所述第二层间介质层22的厚度S。形成通孔11后，去除所述图形化的光刻胶5。通孔11的直径为W1。

参考图3和图4，以所述图形化的硬掩膜层4为掩膜，刻蚀所述第二层间介质层22。由于图形化的硬掩膜层4暴露的面积比图形化的光刻胶5暴露的面积大，所以以所述图形化的硬掩膜层4为掩膜，刻蚀所述第二层间介质层22时，会使所述通孔11的底部逐渐下移，并最终抵达互连线3上表面，即所述通孔11暴露互连线3的上表面；而且由于存在横向刻蚀，所述通孔11逐渐被刻蚀成上大下小截头圆锥形。

若以所述图形化的硬掩膜层4为掩膜，刻蚀所述第二层间介质层22时，所述通孔11的底部刚好抵达互连线3的上表面，刻蚀也刚好停止，则所述通孔11的底部直径W2等于W1。

但在实际工艺中，一般要求W2大于W1，即要求以所述图形化的硬掩膜层4为掩膜，刻蚀所述第二层间介质层22时，所述通孔11的底部抵达互连线3的上表面时，刻蚀并没有停止。由于互连线3的阻挡，通孔11的底部不会进入第一层间介质层21内，进一步的刻蚀只能使所述通孔11的底部直径W2变大，导致W2大于W1。所述通孔11的底部直径W2决定了在通孔11内形成的插塞与互连线3的接触面积，进而影响最终形成的器件的性能。因此需要对W2相对W1增大的比例进行监控，以确保最终形成的器件具有较好的性能。

为了对W2相对W1增大的比例进行监控，现有技术中设置了相关的测试结构，所述测试结构与铜大马士革结构形成在同一基底1上。

以下对现有技术中过刻蚀率的测量方法进行说明。

参考图5，测试结构中，所述第一层间介质层21和第二层间介质层22之间没有形成互连线。以图形化的光刻胶为掩膜刻蚀后，形成通孔11，所述通孔11底部至第二层间介质层22下表面的间距为S2，其中S2＝S-S1，S1参考图3中所示。

参考图6，以所述图形化的硬掩膜层4为掩膜，刻蚀所述第二层间介质层22时，由于没有互连线作为刻蚀的阻挡层，所以通孔11的底部会进入第一层间介质层21中，形成过刻蚀。第一层间介质层21被刻蚀的深度为S3。

过刻蚀的程度以过刻蚀率(Over Etch Percentage)δ来衡量，过刻蚀率δ越大，表示过刻蚀的程度越大，所述过刻蚀率δ＝S3/S2。

由于测试结构的刻蚀过程与形成铜大马士革结构中介质层的刻蚀过程同步进行，所以过刻蚀率δ直接反应了W2相对W1增大的比例，即过刻蚀率δ越大，则表示W2相对W1增大的比例也越大。现有技术中，通过测量计算过刻蚀率δ来间接得到W2相对W1增大的比例。

测量S2和S3需要制作相关切片，然后通过剖面扫描电子显微镜(XSEM)测量S2和S3，并通过计算得出过刻蚀率δ。

上述方法中，制作切片的工艺复杂，使得测量过刻蚀率δ的过程繁琐。

发明内容

本发明解决的问题是现有技术中，测量过刻蚀率δ的过程繁琐。

为解决上述问题，本发明提供一种过刻蚀率的测试结构，包括：

基底，所述基底包括位于不同位置的第一区和第二区；

位于第一区上的第一层间介质层；

位于第二区上的第二层间介质层；

位于第二层间介质层上的第一刻蚀停止层，第一刻蚀停止层的上表面与第一层间介质层的上表面齐平；

位于所述第一刻蚀停止层和第一层间介质层上的第三层间介质层，第一层间介质层、第二层间介质层和第三层间介质层的材料相同；

位于第一区上第三层间介质层中的第一沟槽；

位于第二区上第三层间介质层中的第二沟槽；