[发明专利]晶片封装体及其形成方法、半导体结构的形成方法

说明书

技术领域

本发明有关于晶片封装体及其形成方法，且特别是有关于以晶圆级封装制程所形成的晶片封装体。

背景技术

晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。

如何缩减晶片封装体的尺寸、大量生产晶片封装体、确保晶片封装体的品质、及降低制程成本与时间已成为重要课题。

发明内容

本发明一实施例提供一种晶片封装体，包括：一晶片，包括：一半导体基底，具有一第一表面及一第二表面；一元件区，形成于该半导体基底之中；一介电层，设置于该第一表面上；以及一导电垫结构，设置于该介电层之中，且电性连接该元件区；一覆盖基板，设置于该晶片上；以及一间隔层，设置于该晶片与该覆盖基板之间，其中该间隔层、该晶片、及该覆盖基板共同于该元件区上围出一空腔，且该间隔层直接接触该晶片，而无任何粘着胶设置于该晶片与该间隔层之间。

本发明一实施例提供一种晶片封装体的形成方法，包括：提供一晶圆，该晶圆包括：一半导体基底，具有一第一表面及一第二表面；多个元件区，形成于该半导体基底之中；一介电层，设置于该第一表面上；以及多个导电垫结构，设置于该介电层之中，且每一所述导电垫结构对应地电性连接其中一所述元件区；提供一覆盖基板；于该晶圆上或该覆盖基板上形成一间隔层；将该覆盖基板设置于该晶圆上而使该间隔层位于该晶圆与该覆盖基板之间，其中该间隔层、该晶圆、及该覆盖基板共同围出多个空腔，每一所述空腔对应地位于其中一所述元件区之上，且该间隔层直接接触该晶圆，而无任何粘着胶设置于该晶圆与该间隔层之间；以及沿着该晶圆的多个预定切割道进行一切割制程以形成彼此分离的多个晶片封装体。

本发明一实施例提供一种晶片封装体，包括：一晶片，包括：一半导体基底，具有一第一表面；一元件区，形成于半导体基底之中；以及多个微透镜，设置于第一表面上，且位于元件区上；一覆盖基板，设置于晶片上，覆盖基板为一透光基板；一间隔层，设置于晶片与覆盖基板之间，其中间隔层、晶片、及覆盖基板共同于元件区上围出一空腔；以及至少一主透镜，设置于覆盖基板上，且位于空腔中，主透镜的宽度大于各微透镜的宽度。

本发明一实施例提供一种半导体结构的形成方法，包括：提供一晶圆，该晶圆包括：一半导体基底，具有一第一表面；多个元件区，形成于半导体基底之中；以及多个微透镜，设置于第一表面上，且位于元件区上；提供一覆盖基板；于覆盖基板上形成多个主透镜，各主透镜的宽度大于各微透镜的宽度；于晶圆上或覆盖基板上形成一间隔层；以及将覆盖基板设置于晶圆上而使间隔层位于晶圆与覆盖基板之间，其中间隔层、晶圆、及覆盖基板共同围出多个空腔，每一空腔对应地位于其中一元件区之上，且每一空腔容置有至少一主透镜对应于至少二微透镜。

本发明所提供的晶片封装技术可缩减晶片封装体的尺寸、可大量生产晶片封装体、可确保晶片封装体的品质、及/或可降低制程成本与时间。

附图说明

图1A-1F显示根据本发明一实施例的晶片封装体的制程剖面图。

图2A及2B分别显示根据本发明实施例的晶片封装体的俯视图。

图3A-3F显示根据本发明一实施例的晶片封装体的制程剖面图。

图4A-4D分别显示根据本发明实施例的晶片封装体的剖面图。

图5A-5B显示根据本发明一实施例的晶片封装体的制程剖面图。

图6A-6G绘示本发明一实施例的晶片封装体的制程剖面图。

图7绘示本发明另一实施例的晶片封装体的剖面图。

图8绘示本发明另一实施例的晶片封装体的部分制程的剖面图。

图9绘示本发明又一实施例的晶片封装体的部分制程的剖面图。

图10A-10D绘示本发明一实施例的晶片封装体的制程剖面图。

具体实施方式

以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。本领域技术人员自本说明书的申请专利范围中所能推及的所有实施方式皆属本说明书所欲揭露的内容。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。