[发明专利]半导体装置及其制备方法

说明书

技术领域

本发明涉及一种半导体装置及其制备方法。

背景技术

存储如数字数据的存储器装置被广泛地使用在电子产品中。动态随机存取内存(dynamic random access memory；DRAM)是一种存储器装置，其通常包含数百万相同的电路单元，这些电路单元通称为存储单元(memory cells)，而该存储单元可被充电至代表一数字数据值的一电压。

图1为一现有DRAM存储单元10的示意图。DRAM存储单元10具有一电容12及一晶体管14。电容12可存储代表一位元数据的电荷。晶体管14可作为开关，其可控制电荷流进或流出电容12。晶体管14的控制栅极耦接一字元线(word line)16，晶体管14的漏极耦接一数字线(digit line)18。当读取存储单元时，晶体管14是通过字元线16启动，电容12内的电荷可经由数字线18被读出放大器(sense amplifier)所读取，经处理后可决定出存储单元10内的位元状态。将多个存储单元10安排在一起，并使沿一数字线18排列的存储单元10不共用一相同的字元线16，且使沿一字元线16排列的存储单元10不共用一相同的数字线18，即可建构出一存储阵列(memory array)。一典型的存储阵列可包含数千或百万的存储单元。

随着存储器装置的尺寸缩减，一定存储容量的装置元件也随着变小及/或排列得更为密集。较小的DRAM可利用埋藏字元线技术(buried word line technology)来制作。此技术通常先形成一沟槽，接着一字元线形成于该沟槽内。通常使用氧化物(oxide)来隔离字元线。之后，形成数字线。然后，对绝缘层进行蚀刻，以于其上形成多个存储单元接触孔(cell contact holes)。通常，用来隔离字元线的氧化物并未被妥善地保护，因而在进行蚀刻工艺时，氧化物会受损或在该氧化物上容易形成锁眼孔(keyholes)或蚀孔(etched holes)。

发明内容

本发明的目的在于提供一种半导体装置，其包含一基材、一字元线、一绝缘材料，以及一蚀刻停止材料。基材包含一柱体，而该柱体包含一有源区。字元线形成于基材上。绝缘材料形成于字元线上。蚀刻停止材料形成于绝缘材料上并围绕着柱体。

本发明的另一目的在于提供一种半导体装置，其包含一基材、多个字元线、一绝缘材料，以及一蚀刻停止材料。基材包含多个有源区柱体。多个字元线形成于基材上。绝缘材料遮盖所述多个字元线。蚀刻停止材料覆盖(capping)绝缘材料，其中所述多个有源区柱体的柱体顶面曝露出该蚀刻停止材料。

本发明一实施例揭露一种半导体装置的制备方法，该制备方法包含下列步骤：形成多个第一沟槽于一基材上；填充一第一绝缘材料于所述多个第一沟槽；形成多个第二沟槽于该基材上，其中所述多个第一沟槽与所述多个第二沟槽界定多个柱体，且各该柱体包含一有源区；形成一字元线于各该第二沟槽；填充一第二绝缘材料于所述多个第二沟槽；形成一凹陷于该第一绝缘材料与该第二绝缘材料；以及沉积一蚀刻停止材料，覆盖该凹陷。

本发明的有益效果在于，蚀刻停止材料可在蚀刻工艺中保护绝缘材料，而可避免发生短路或降低装置性能等问题。

附图说明

图1为一现有DRAM存储单元的示意图。

图2为本发明一实施例的一半导体装置的示意图。

图3为一基材的俯视示意图，其用于例示一实施例的半导体装置的制备方法的一些步骤。

图4为沿图3剖面线1-1的剖面图。

图5是一实施例的剖视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

图6为一俯视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

图7是沿图6剖面线2-2的剖视图。

图8是一剖视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

图9为一俯视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

图10是沿图9的剖面线3-3的剖视图。

图11A和图11B为剖视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

图12为一俯视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

其中，附图标记说明如下：

2   半导体装置

10  存储单元

12  电容

14  晶体管

16  字元线

18  数字线

21  有源区