[发明专利]导线架及其封装构造

说明书

技术领域

本发明是有关于一种导线架及其封装构造，特别是一种表面具有多角星形凹坑以提高封装结合强度的导线架及其封装构造。

背景技术

本发明是关于一种导线架及其封装构造，特别是用于半导体封装四方平面封装(QFP)、四方平面无外引脚封装(QFN)、小型化封装(SOP)和直插式封装（DIP)等的一种导线架及其封装构造。随着芯片设计的速度越来越快，功率也越来越大，低介电系数(low-k)材料的芯片越来越多，低介电系数材料的芯片机械延展性以及材料稳定性等问题，在高电压、高电流、高频率、高灵敏度、高精密、高湿度及高低温温差大等情况，对微电子产品的可靠性质量要求也越来越高，然而，以导线架为芯片承载体的半导体封装常见的问题在于导线架的芯片承座与封装胶体间的热膨胀系数不同产生分层(delamination)，或者在芯片承座外四周镀银的打线区域分层导致电性能接触不良甚至断裂，降低半导体构造的性能可靠性和使用寿命。

故，有必要提供一种表面具有多角星形凹坑的导线架及其封装构造，以解决现有技术所存在的问题。

发明内容

有鉴于此，本发明提供一种表面具有多角星形凹坑的导线架及其封装构造，以解决在导线架的芯片承座与封装胶体间的热膨胀系数不同产生分层的技术问题。

本发明的主要目的在于提供一种导线架及其封装构造，一导线架包含一芯片承座及数个引脚，所述引脚环绕排列在所述芯片承座的至少一侧。所述导线架进行封装的接触表面上设有数个多角星形凹坑，当进行封装作业时封装胶体可填入所述多角星形凹坑内，以提高导线架及封装体的结合强度。

为达成本发明的前述目的，本发明一实施例提供一种导线架，其包含︰一芯片承座、及数个引脚。所述引脚环绕排列在所述芯片承座的至少一侧；所述导线架在进行封装的至少一接触表面上设有数个多角星形凹坑。

为达成本发明的前述目的，本发明另一实施例提供一种导线架的封装构造，其包含︰一导线架、至少一半导体芯片、数条导线及一封装胶体。所述导线架包含一芯片承座及数个引脚，所述数个引脚是环绕排列在所述芯片承座的至少一侧，所述导线架在进行封装的至少一接触表面上设有数个多角星形凹坑；所述至少一半导体芯片设于所述芯片承座上；所述数条导线，分别电性连接所述半导体芯片至各所述引脚；及所述封装胶体封装包覆所述芯片承座、所述半导体芯片、所述数条导线以及所述数个引脚的一部分，且所述封装胶体填入所述接触表面的多角星形凹坑内，可进一步增加进行封装的接触表面的总表面积，以提高导线架及封装体的结合强度，防止分层，提高封装产品的可靠度及使用寿命。

附图说明

图1是本发明一实施例导线架框条的上视图。

图2A是本发明一实施例导线架的上视图。

图2B是本发明一实施例导线架的下视图。

图3A-3F是本发明一实施例导线架的封胶方法的示意图

图4是本发明导线架的多角星形凹坑的多个上视图范例。

图5是多个正多角星形的示意图。

图6是本发明导线架的多角星形凹坑的多个侧剖视图范例。

图7是本发明另一实施例导线架的下视图。

图8是图7导线架的局部放大图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

请参照图1、2A及2B所示，图1是本发明一实施例导线架框条的上视图；图2A是本发明一实施例导线架的上视图；及图2B是本发明一实施例导线架的下视图。本发明一实施例提供一种导线架框条100，所述导线架框条100是利用一金属板制作而成，所述金属板可选自各种具良好导电性的金属，例如铜、铁、铝、镍、锌或其合金等。本发明将于下文逐一详细说明各元件的细部构造、组装关系及其运作原理。

所述导线架框条100包含数个导线架10，每一导线架10包含一芯片承座11、数个引脚12及数个支撑条13。所述数个引脚12是环绕排列在所述芯片承座11的至少一侧(与所述芯片承座11没有直接连接)，所述芯片承座11是通过所述数个支撑条13支撑于所述导线架框条100上。