[发明专利]反熔丝结构及其形成方法

说明书

技术领域

本发明涉及半导体技术，特别涉及一种反熔丝结构及其形成方法。

背景技术

熔丝和反熔丝在当前的集成电路中广泛运用，可以选择性地将器件从电路的其他部分连接或断开，以及提供逻辑操作。熔丝通过激活（熔解、断开等）熔丝，以中断或断开电连接，增加电路电阻，以提供激活和未激活熔丝器件之间的逻辑差。而反熔丝与熔丝的工作方式正好相反，反熔丝在未激活时是不导电的，而在激活（击穿、金属扩散、非晶硅变为多晶硅等）后变为导体，形成电连接，可以选择性地允许原本电学隔离的两个器件或芯片进行电学连接，且能提供用于进行逻辑操作的不同电阻值。

其中，反熔丝单元的基本结构为三明治结构，包括上下电极和位于上下电极间的反熔丝介质层。目前较为成熟的反熔丝结构主要包括：ONO（氧化硅-氮化硅-氧化硅）电熔丝、非晶硅反熔丝和栅氧化层反熔丝，其中，由于ONO电熔丝、非晶硅反熔丝的形成工艺与现有的CMOS工艺不兼容，因此最流行的反熔丝结构为栅氧化层反熔丝，利用衬底、栅氧化层和栅电极作为反熔丝的三明治结构。但由于目前栅氧化层的厚度仍旧较大，导致对栅氧化层反熔丝进行编程的编程电压较大，需要使用高压晶体管产生编程电压。而随着半导体工艺节点的不断下降，高压晶体管的制作也会变得越来越困难。

发明内容

本发明解决的问题是提供一种反熔丝结构及其形成方法，在与现有CMOS工艺兼容的前提下能有效地降低击穿电压。

为解决上述问题，本发明技术方案提供了一种反熔丝结构，包括：半导体衬底，所述半导体衬底包括反熔丝区和互连区；位于所述半导体衬底内的浅沟槽隔离结构，所述浅沟槽隔离结构将所述反熔丝区隔离成至少一个有源区；位于所述有源区全部表面的栅氧化层，位于所述有源区边缘位置表面的栅氧化层的厚度小于位于有源区中间位置表面的栅氧化层厚度，位于所述栅氧化层表面和部分浅沟槽隔离结构表面的栅电极；位于所述半导体衬底的互连区表面的第一电极，所述第一电极与所述有源区电学连接。

可选的，所述有源区掺杂有N型或P型离子。

可选的，所述有源区为重掺杂，掺杂浓度范围为1E18atom/cm²～1E20atom/cm²。

可选的，还包括，位于所述半导体衬底内的N型或P型阱区，所述N型或P型阱区的位置至少包括反熔丝区，使得所述有源区掺杂有N型或P型离子。

可选的，所述栅电极的材料为金属或多晶硅。

可选的，当所述栅电极的材料为多晶硅时，所述有源区掺杂有N型或P型离子。

可选的，所述多晶硅栅电极为重掺杂，掺杂浓度范围为1E18atom/cm²～1E20atom/cm²。

可选的，所述有源区的俯视图形为圆形、矩形或三角形。

可选的，当所述有源区的俯视图形为矩形时，所述矩形的宽度为当前版图设计时有源区宽度的最小设计尺寸。

可选的，所述栅氧化层为利用热氧化工艺形成的氧化硅层。

本发明技术方案还提供了一种反熔丝结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括反熔丝区和互连区；在所述半导体衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述反熔丝区隔离成至少一个有源区；在所述有源区的全部表面形成栅氧化层，位于所述有源区边缘位置表面的栅氧化层的厚度小于位于有源区中间位置表面的栅氧化层厚度，在所述栅氧化层和部分浅沟槽隔离结构表面形成栅电极；在所述半导体衬底的互连区表面的第一电极。

可选的，所述栅氧化层的形成工艺为热氧化工艺。

可选的，所述热氧化工艺为干氧化工艺或湿氧化工艺。

可选的，所述浅沟槽隔离结构的形成工艺为：在所述半导体衬底表面形成第一热氧化层和氮化硅层；在所述氮化硅层表面形成图形化的第一光刻胶层，以所述图形化的光刻胶层为掩膜，对所述氮化硅层、第一热氧化层和对应的半导体衬底进行刻蚀，形成沟槽；在所述沟槽内形成第二热氧化层，在所述沟槽内和氮化硅层表面形成二氧化硅，使得所述沟槽被完全填满，形成浅沟槽隔离结构；利用化学机械研磨工艺去除所述氮化硅层表面的二氧化硅；利用湿法刻蚀工艺去除所述氮化硅层和第一热氧化层。

可选的，当所述栅电极为多晶硅栅电极时，对所述多晶硅栅电极进行N型或P型离子掺杂。

可选的，还包括：在所述半导体衬底内形成N型或P型阱区，所述N型或P型阱区至少包括反熔丝区，使得所述有源区掺杂有N型或P型离子。

与现有技术相比，本发明具有以下优点：