[发明专利]电极形成体、布线基板以及半导体装置

说明书

技术领域

本发明涉及电极形成体，更详细地，涉及在基材上突出地形成有多个电极的电极形成体、以及使用了该电极形成体的布线基板和半导体装置。

本申请对在2012年3月30日提出的日本专利申请第2012－082930号主张优先权，在此援引其内容。

背景技术

为了实现系统的高功能化/小型化，要求更小型且高性能的半导体装置，并且对称为“硅晶片直接接合”的方法进行了研究，该方法是将形成了多个作为电极发挥作用的微小突起的晶片彼此接合起来。

在硅晶片直接接合中，为了将突起之间电连接，必须对晶片施加荷重，必要的荷重随着突起数量的增加而增加。例如，在8英寸（23.2cm）的晶片整个面上形成了直径10μm左右的突起的情况下，突起个数为数亿个，接合所需的荷重为数吨。

在此，当突起的高度存在误差时，荷重首先会集中在形成得较高的突起上，可能对该突起造成损伤。因此，为了降低接合荷重，对通过磨削或化学机械研磨（CMP）等使突起的上表面平坦化的方法进行了研究，但是使数亿个以上的突起均匀地无损伤地平坦化并不容易，在交货期限和成本方面也存在问题。

关于该问题，在日本特开2001－267371号公报中，公开了一种使用按压装置在突起上表面设置微小凹凸的方法。所形成的微小凹凸成为了吸收突起的高度偏差的变形部分（潰れ代），降低了接合所需的荷重。

但是，在日本特开2001－267371号公报中记载的方法中存在以下问题：存在突起结晶组织由于按压发生塑性变形，不能充分得到降低荷重的效果的情况。

发明内容

本发明正是鉴于上述情况而完成的，其目的在于提供一种能够适当地降低硅晶片直接接合时的荷重的电极形成体、布线基板以及半导体装置。

根据本发明的第1方式，电极形成体具有：具有规定厚度的基材；以及在所述基材的厚度方向的一个表面上形成的电极部，所述电极部具有：基础突起，其形成为大致圆柱状，在所述基材上突出；以及脆弱突起，其以与所述基础突起金属键合的方式独立于所述基础突起而形成。

根据本发明的第2方式，也可以是，在第1方式的电极形成体中，所述基材由半导体或者绝缘体形成。

此外，根据本发明的第3方式，也可以是，在第1或者第2方式的电极形成体中，所述基础突起由金、铜、镍、以及包含这些金属中的至少一种的合金中的任意之一形成，所述脆弱突起由金、铜、镍、锡、以及包含这些金属中的至少一种的合金中的任意之一形成。

此外，根据本发明的第4方式，也可以是，在第1至第3方式中的任意一个方式的电极形成体中，所述基础突起的形成所述脆弱突起的表面的表面粗糙度Ra为100纳米以下。

根据本发明的第5方式，也可以是，在第1至第4方式中的任意一个方式的电极形成体中，所述脆弱突起由粒状的金属形成。

此外，根据本发明的第6方式，也可以是，在第5方式的电极形成体中，所述脆弱突起通过镀覆而形成，所述粒状的金属通过镀膜成核的生长而形成。

此外，根据本发明的第7方式，也可以是，在第1至第4方式中的任意一个方式的电极形成体中，所述脆弱突起通过镀覆、蒸镀、溅射以及印刷中的任意一种方法而形成。

根据本发明的第8方式，布线基板具有：本发明的第2方式的电极形成体，其基材由半导体或者绝缘体形成；以及布线，其设于所述基材上并与所述电极部连接。

根据本发明的第9方式，半导体装置具有本发明的第8方式的布线基板、以及设于所述基材上的半导体元件、半导体芯片或者半导体封装。

此外，根据本发明的第10方式，半导体装置具有第8方式的布线基板、以及设于所述基材上的半导体芯片或者半导体封装。

此外，根据本发明的第11方式，半导体装置通过接合至少两张形成了电极部的布线基板而形成，所述布线基板中的至少一方是第8方式的布线基板，或者是第9或第10方式的半导体装置中的布线基板。

根据本发明的电极形成体、布线基板以及半导体装置，能够适当地降低硅晶片直接接合时的荷重。

附图说明

图1是示出本发明一个实施方式的电极形成体的立体图。

图2是示出该电极形成体的电极部的放大剖面图。

图3是示出该电极形成体的制造方法的一例中的一个过程的图。

图4是示出该电极形成体的制造方法的一例中的一个过程的图。

图5是示出该电极形成体的制造方法的一例中的一个过程的图。

图6是示出对使用了该电极形成体的布线基板进行接合时的一个过程的图。