[发明专利]半导体的基板工序、封装方法、封装及系统级封装结构

说明书

技术领域

本发明关于一种用于一半导体封装的基板工序、封装方法、封装结构及系统级封装结构；更详细而言，本发明关于一种以一图案化金属箔为基板进行封装的基板工序、封装方法、封装结构及系统级封装结构。

背景技术

一般而言，半导体工序可分为二个阶段，其中第一阶段为圆片（Wafer）工序，而第二阶段则为封装测试。随着半导体技术的日新月异，圆片工序技术亦不断改良，以满足半导体产业的需求。另一方面，由于圆片工序技术的不断改良，传统的封装测试技术亦逐渐受到市场淘汰，使得封装测试技术亦推陈出新，以应付半导体产业的变化。

进一步言，封装测试技术可归类为封装阶段以及测试阶段，其中封装阶段主要提供产品保护、散热及电路导通等功能，而测试阶段则是检测所产品的功能是否正常。由于封装阶段的优劣对于半导体工序的品质及后续的应用层面影响甚大，也因此应用于封装阶段的封装技术常常随着半导体市场的趋势而有所改变，造成市场上发展出许多不同的封装技术，例如倒装芯片封装(Flip Chip Package)、堆叠芯片封装（Stacked Die Package）、芯片尺寸封装（Chip Scale Package）等等。

尽管市面上充斥着林林总总的封装技术，为了满足电子产品朝向轻薄化的发展趋势，所有封装技术仍无法跳脱出一个原则，那就是如何使封装后的体积更趋轻薄。进一步言，由于轻薄的封装体积具有降低成本、节省空间等优点，故理想的封装技术除了提供产品保护、散热及电路导通等功能外，更必须朝向轻薄的封装体积迈进，方可被市场所青睐。

进一步言，传统的封装技术皆必须采用一具有一定厚度（大约为200微米）的基板进行封装，例如常见的导线架或铜制基板。由于传统的封装技术现今仍无法在大幅减少基板的厚度的情况下完成封装且具有相同的封装品质，以致于封装后的产品并无法明显地轻薄化。

有鉴于此，如何提供一种半导体封装技术，以确保封装后的体积更趋轻薄，乃业界亟需努力的目标。

发明内容

本发明的目的在于提供一种用于一半导体封装的基板工序、封装方法、封装结构及系统级封装结构。本发明的基板工序、封装方法、封装结构及系统级封装结构藉由一图案化金属箔作为一封装体的基板进行封装，将有效改善传统封装技术采用一具有一定厚度的基板进行封装的缺失。

具体而言，由于图案化金属箔的厚度远小于传统封装技术采用的基板的厚度，故封装后的体积相对于传统封装技术已有效地轻薄化。另一方面，当应用于系统级封装形态时，本发明的系统级封装结构相对于传统封装技术不但少了一层基板的空间，更增加封装体彼此之间线路连接的灵活性。

为达上述目的，本发明提供了一种用于一半导体封装的基板工序，该基板工序包含下列步骤：

（1）提供一金属箔（Metal Foil），该金属箔包含一第一表面及一第二表面；

（2）分别形成一图案化抗蚀层于该第一表面及该第二表面上；

（3）分别形成至少一连接垫（Connection Pad）于各该图案化抗蚀层上；以及

（4）刻蚀该金属箔。

为达上述目的，本发明更提供了一种用于一半导体封装的封装方法，该封装方法包含下列步骤：

（1）提供一金属箔，该金属箔包含一第一表面及一第二表面；

（2）分别形成一图案化抗蚀层于该金属箔的该第一表面及该第二表面上；

（3）形成至少一连接垫于各该图案化抗蚀层上；

（4）压合该金属箔的该第二表面至一载板的一释放层（Release Layer）上；

（5）刻蚀该金属箔以形成一图案化金属箔；

（6）设置至少一半导体元件于该图案化金属箔的该第一表面的该图案化抗蚀层上；

（7）电性连接该至少一半导体元件至该第一表面的该至少一连接垫；

（8）封装该载板上的一空间；以及

（9）移除该载板。

为达上述目的，本发明又提供了一种用于一半导体封装的封装结构，其中该封装结构包含一封装及一图案化金属箔。该图案化金属箔设置于该封装内，且包含一第一表面、一第二表面及至少一半导体元件。该第一表面上具有一第一图案化抗蚀层，其中该第一图案化抗蚀层上具有至少一第一连接垫。该第二表面上具有一第二图案化抗蚀层，其中该第二图案化抗蚀层上具有至少一暴露于该封装外的第二连接垫。该至少一半导体元件设置于该图案化金属箔的该第一表面的该第一图案化抗蚀层上，并电性连接至该至少一第一连接垫。