[发明专利]芯片结构及其制造方法

说明书

技术领域

本发明属于半导体制造技术领域，具体涉及一种芯片结构及其制造方法。

背景技术

晶圆级芯片封装（Wafer Level Chip Size Packaging，WLCSP）技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。

晶圆级芯片顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。随着科技生活的发展，对单颗芯片的集成度要求日益增高，单颗芯片的外部焊垫数（即I/O数）也相应增多，导致单颗芯片尺寸相应增大，一整片晶圆上可供共同封装的单颗芯片颗数相应减少，导致生产单颗芯片的效率降低，生产单颗芯片的成本增加。

在现有技术中，一般是通过缩小焊垫尺寸来保证在晶圆上的单颗芯片的颗数，然而，缩小了焊垫尺寸会导致焊垫与导电线路电性连接的面积变小（现有技术中焊垫与导电线路的电连接面为切割焊垫后形成的切割面），降低了芯片的稳定性。

发明内容

为解决上述技术问题，本发明的目的在于提供一种芯片结构及其制造方法，该结构及其制造方法可在提高生产芯片效率、降低生产芯片成本的情况下，进一步保证芯片的稳定性。

为实现上述发明目的之一，本发明提供一种芯片结构，包括功能区，与所述功能区电性连接的多个焊垫，所述多个焊垫位于所述功能区之外，其中，所述多个焊垫中的至少部分焊垫上设有内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。

作为本发明的进一步改进，所述多个焊垫仅设置于所述功能区的两相对侧。

作为本发明的进一步改进，所述焊垫的横截面为正方形。

作为本发明的进一步改进，每个焊垫上均设有内壁为电连接面的内孔。

作为本发明的进一步改进，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。

为实现上述另一发明目的，本发明提供一种芯片制造方法，该方法包括以下步骤：

S1、提供一晶圆；

S2、在所述晶圆上形成多个功能区，以及与每个功能区相对应的多个焊垫，所述多个焊垫位于所述功能区之外；

S3、在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。

作为本发明的进一步改进，仅在每个功能区的两相对侧形成所述多个焊垫。

作为本发明的进一步改进，所述焊垫的横截面为正方形。

作为本发明的进一步改进，在所述S3步骤具体包括：

通过镭射工艺在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。

作为本发明的进一步改进，所述“在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔”步骤具体为：

在每个焊垫上形成内壁为电连接面的内孔。

作为本发明的进一步改进，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。

与现有技术相比，本发明的芯片结构及其制造方法通过在与功能区电性连接的焊垫上形成内孔，使该内孔的内壁上形成可与导电线路电性连接的电连接面，从而在缩小焊垫尺寸，提高生产芯片效率、降低生产芯片成本的同时，保证了芯片与导电线路的电连接面面积，，保证芯片的稳定性。

附图说明

图1是本发明芯片结构一具体实施方式的结构示意图；

图2是本发明芯片结构的焊垫一实施方式的俯视图；

图3是图2所示的焊垫沿A-A’方向的剖视图；

图4是本发明芯片结构的焊垫另一实施方式的俯视图；

图5是图4所示的焊垫沿B-B’方向的剖视图；

图6是多个芯片结构在晶圆上的排布示意图；

图7是本发明芯片制造方法一具体实施方式的流程图。

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

如图1所示，在本实施方式中，该芯片结构10包括功能区12，以及与该功能区电性连接的多个焊垫13。所述多个焊垫13位于所述功能区之外的切割道中。所述焊垫包括上表面、下表面，以及连接所述上、下表面的侧壁。优选地，该焊垫的横截面为正方形，由于正方形的长宽相同，便可更好的平衡该芯片的横轴和纵轴上的尺寸。