[发明专利]具有堆叠的存储器的CPU

说明书

相关申请的交叉引用及优先权要求

本申请要求在2011年12月1日提交的、申请号为61/565709的美国临时专利申请的优先权的权益，该美国临时专利申请的内容通过引用被全部包含于此。

技术领域

本发明总的涉及半导体装置，并且特别涉及具有堆叠的存储器的CPU。

背景技术

诸如蜂窝电话、便携式计算机、个人数字助理(PDA)和MP3播放器的移动消费电子产品的出现，增加了对紧凑的高性能存储装置的需求。从使用尽可能最小的装置以限定的运行速度所能提供的数据位的数量的角度来说，这些存储装置受到越来越严格的约束。在本上下文中，术语“最小”通常指的是由存储装置在“横向”X/Y平面中占用的横向区域，该“横向”X/Y平面例如是由印刷电路板或模块板的主表面限定的平面。

由于在由装置占用的区域方面的约束，微芯片设计者开始垂直地集成他们的装置的数据存储容量。因此，之前可能在横向平面中彼此相邻排列的多个存储装置，现在可以在相对于横向X/Y平面的Z平面中彼此垂直堆叠，从而极大地增加了每区域(该装置在板上占用的区域)的存储密度。

通过提供堆叠的芯片之间的更有效的通信并且通过进一步减少由装置占用的区域，制备硅通孔(TSV)的最新发展已经促进了向垂直堆叠的半导体存储装置发展的趋势。大部分3-D堆叠技术仅关注垂直方向上的芯片级集成。一个性能瓶颈起因于在越来越快的微处理器和主存储器(通常为DRAM)的相对固定延迟时间之间的速度差异。为了缓解该性能瓶颈，已试图将存储器I/O接口改进为与不断加速的CPU性能保持同步。然而，另一个限制因素是CPU和存储器之间的距离，该距离导致信号畸变和信号完整性退化，并且增加了由I/O信号连接产生的功率消耗。如果将存储装置和CPU彼此相邻地安装到同一个板上，则CPU和存储装置之间的距离是由这些装置的物理维度限制的。可以通过堆叠存储装置和CPU来减小该距离。两种常用堆叠布置是存储器在CPU之上(图1)和CPU在存储器之上(图2)。图1的布置在热量耗散方面有缺陷，这是因为来自CPU的热量必须通过DRAM堆叠进行传导以到达热沉(heat sink)。然而，图2的布置要求CPU使用TSV通过介于中间的DRAM堆叠与外部装置(经由板)通信，从而增加了DRAM堆叠的TSV开销并且相应地减少了存储容量。

CPU芯片的处理器核心在正常运行期间消耗大量的功率并且产生热量。CPU芯片的处理器核心会生成比该芯片较冷部分(例如分配给第2级(L2)SRAM高速缓存的区域)温度高约30℃(约55°F)的热点，这并不奇怪。该高温会对相邻DRAM装置的性能造成负面影响，DRAM装置本质上对温度很敏感，并且其本身在运行期间消耗大量的功率。较高的温度导致存储器性能的退化、需要更频繁的刷新周期，并且增加了DRAM装置中的功率消耗。由于多个发热裸片彼此靠近并且需要共享热沉，因此堆叠的布置加剧了散热问题。热量问题是对于DRAM堆叠的最大可接受高度的一个限制性因素，从而限制了CPU可用的存储容量，并且对所提供的DRAM芯片的正常运行造成了不利影响。

调控热量问题的一个方法是配置CPU使得热点更均匀地分布在由处理器核心占用的区域上。然而，这样做增加了设计复杂性，并且可能与CPU中的优化逻辑块布局相冲突。此外，当将CPU和DRAM堆叠到一起时这个方法带来的好处有限，这是因为DRAM仍然面临总体相同的热量。

因此，需要提供一种CPU和DRAM存储器的堆叠的布置，其中堆叠的DRAM存储器面临减少的热效应。

还需要提供一种有效散热的CPU和DRAM存储器的堆叠的布置。

发明内容

本发明的一个目的是解决现有技术的一个或多个缺陷。

本发明的另一个目的是提供一种具有与多个堆叠的DRAM芯片堆叠的CPU芯片的多芯片封装布置，其中DRAM芯片的位置和尺寸被设置为基本不覆盖CPU芯片的处理器核心。

本发明的另一个目的是提供一种具有与多个堆叠的DRAM芯片堆叠的CPU芯片的多芯片封装布置，其中，DRAM芯片的位置和尺寸被设置为基本仅覆盖CPU芯片的高速缓存部分。