[发明专利]用于制造结构化的烧结连接层的方法以及具有结构化的烧结连接层的半导体器件

说明书

技术领域

本发明涉及一种用于制造结构化的烧结层的方法和一种具有结构化的烧结层的半导体器件，尤其是功率电子器件。

背景技术

功率电子器件——如功率二极管、（垂直）功率晶体管或其他部件必须安装在衬底上。由于流过这种器件的电流较大，重要的是确保器件与衬底的良好的电耦合和热耦合。

为了半导体与金属层之间的机械连接——例如铜层，可以使用基于银的烧结连接（“银烧结”），例如功率电子装置和所使用的方法的低温连接技术（VDI的进展报告，系列21，第365号，VDI出版社）。在银烧结中，膏糊与基于银的微颗粒或纳米颗粒在更高的温度和更高的压强下压合在一起，其中各个颗粒聚拢成机械稳定的烧结层并且实现两个与烧结层邻接的组件之间的稳定机械连接。

由于半导体和金属层的热膨胀系数不同，在此在烧结层中出现机械应力，所述机械应力会损害烧结层的稳定性和可靠性。

在文献EP2075835A2中公开了一种用于构造半导体芯片与衬底之间的烧结层的方法，利用所述烧结层可以通过使烧结层与半导体芯片的棱边间隔开以及在各个烧结区段之间构造间隙来改进机械稳定性。

发明内容

本发明根据一种实施方式提出一种用于制造烧结层的方法，所述方法具有如下步骤：在衬底的主表面的接触面上结构化地施加由构造烧结层的初始材料构成的多个烧结元件；在烧结元件上设置待与衬底连接的芯片；加热以及压缩烧结元件以制造连接衬底和芯片的结构化的烧结层，所述烧结层在接触面内延伸，其中在衬底上在接触面的中部区域中的烧结元件的表面覆盖密度大于接触面的边缘区域中的烧结元件的表面覆盖密度，其中从烧结元件中的每一个存在至少一个横向于衬底的主表面延伸至接触面的边缘的穿通通道。

根据另一实施方式，本发明提出一种半导体器件，尤其是功率电子装置半导体器件，其具有：具有主表面的衬底；设置在衬底的主表面上的半导体芯片；结构化的烧结层，所述烧结层在衬底与半导体芯片之间设置在主表面的接触面上，并且所述烧结层将芯片与衬底连接，其中，烧结层包括多个烧结元件，在所述衬底上在接触面的中部区域中所述烧结元件的表面覆盖密度大于接触面的边缘区域中的烧结元件的表面覆盖密度，其中从烧结元件中的每一个存在至少一个横向于衬底的主表面在衬底与芯片之间延伸至接触面的边缘的穿通通道。

本发明的基本构思是制造衬底与芯片之间的烧结层连接，其不仅建立衬底与芯片之间的良好电连接和热连接而且减小芯片中的机械应力。这通过以下烧结层来解决：所述烧结层由多个烧结元件构成，所述多个烧结元件以结构化方式从接触面放置在衬底与芯片之间。通过在接触面的中部中烧结元件的较高表面覆盖密度，可以确保在芯片运行中典型地出现高温度形成的地方的良好的导热性和导电性。在接触面的边缘处，烧结元件的表面覆盖密度小于在中部中，从而在那里在烧结时作用到烧结元件中的每一个上的压缩压强有效地高于中部中，由此提供边缘区域中的烧结连接的可靠性。

对于烧结元件中的每一个，沿着衬底的主表面在芯片与衬底之间形成穿通通道，使得对于烧结元件中的每一个确保了烧结过程期间的进气和排气。对于烧结元件中的每一个在烧结期间通过穿通通道可以确保尤其充分烧结所需的氧气供给。同时，在烧结时从烧结元件排出的气体可以通过穿通通道导出，从而有利地能够实现在接触面的所有区域中均匀地且可预测地形成烧结层。

有利地，尤其在边缘区域中可以构造很多烧结元件，从而即使在单个烧结连接在烧结期间或者之后失效时——即通过单个烧结元件的导热性或导电性缺失时也不损害烧结层的整体导热性或者导电性，因为边缘区域中的其他烧结元件可以承担失效的烧结元件的功能。

有利的是，在衬底上在中部区域与边缘区域之间的接触面区域中烧结元件的表面覆盖密度从边缘区域中的表面覆盖密度朝着接触面的中部区域中的表面覆盖密度逐渐增大。

有利地，接触面的边缘在横向方向上沿着衬底的主表面可以与芯片的棱边间隔开预先确定的长度。这可以有利地确保减轻有折断危险的芯片棱边的机械应力。

此外有利的是，与接触面的边缘区域中的烧结元件的横向延展相比更大地选择接触面的中部区域中的烧结元件的横向延展。一方面由此在接触面的承受较小机械负载的中部区域中实现高表面覆盖密度并且由此实现烧结层与芯片的改善的热接通和电接通。另一方面，通过边缘区域中的较小的表面覆盖密度提高作用到边缘区域中的较小烧结元件中的每一个上的有效烧结压强，由此提高烧结过程的可靠性和接触面的承受较强机械负荷的边缘区域中的烧结连接的强度。

优选的改进方案是相应从属权利要求的主题。