[发明专利]用于制造结构化的烧结连接层的方法以及具有结构化的烧结连接层的半导体器件

权利要求书

1.一种用于制造烧结层(12)的方法，所述方法包括以下步骤：

在衬底(11)的主表面(11a)的接触面(21)上结构化地施加由构成所述烧结层(12)的初始材料构成的多个烧结元件(22a、22b、22c)；

在所述烧结元件(22a、22b、22c)上设置待与所述衬底(11)连接的芯片(13)；

加热以及压缩所述烧结元件(22a、22b、22c)以制造连接所述衬底(11)和所述芯片(13)的结构化的烧结层(12)，所述烧结层(12)在所述接触面(21)内延伸，

其中，在所述衬底(11)上在所述接触面(21)的中部区域(21a)中所述烧结元件(22a、22b、22c)的表面覆盖密度大于在所述接触面(21)的边缘区域(21c)中所述烧结元件(22a、22b、22c)的表面覆盖密度，

其中，从所述烧结元件(22a、22b、22c)中的每一个存在至少一个横向于所述衬底(11)的所述主表面(11a)延伸至所述接触面(21)的边缘的穿通通道(23)，所述烧结元件(22a、22b和22c)附加地具有凹口或者进入通道(24)，从而工艺气体能够输送至所述烧结元件的中部或者从烧结元件的中部导出。

2.根据权利要求1所述的方法，其中，所述初始材料是烧结膏糊，其中，所述烧结膏糊由微颗粒和/或纳米颗粒构成，其中，所述烧结膏糊含有银作为主要组分。

3.根据权利要求1或2所述的方法，其中，所述接触面(21)的边缘区域(21c)中的烧结元件(22a、22b、22c)的数量大于所述接触面(21)的中部区域(21a)中的烧结元件(22a、22b、22c)的数量。

4.根据权利要求1或2所述的方法，其中，在所述衬底(11)上在所述接触面(21)的位于所述中部区域(21a)与所述边缘区域(21c)之间的区域(21b)中所述烧结元件(22a、22b、22c)的表面覆盖密度位于所述接触面(21)的边缘区域(21c)中的表面覆盖密度与所述接触面(21)的中部区域(21a)中的表面覆盖密度之间。

5.根据权利要求1或2所述的方法，其中，所述接触面(21)的边缘在横向方向上沿所述衬底(11)的主表面(11a)与所述芯片(13)的棱边间隔开预先确定的长度。

6.一种半导体器件(10)，所述半导体器件包括：

具有主表面(11a)的衬底(11)；

设置在所述衬底(11)的主表面(11a)上的半导体芯片(13)；

结构化的烧结层(12)，所述烧结层在所述衬底(11)与所述半导体芯片(13)之间设置在所述主表面(11a)的接触面(21)上，并且所述烧结层将所述半导体芯片(13)与所述衬底(11)连接，

其中，所述烧结层(12)包括多个烧结元件(22a、22b、22c)，在所述衬底(11)上在所述接触面(21)的中部区域(21a)中所述烧结元件的表面覆盖密度大于在所述接触面(21)的边缘区域(21c)中所述烧结元件(22a、22b、22c)的表面覆盖密度，

其中，从所述烧结元件(22a、22b、22c)中的每一个存在至少一个横向于所述衬底(11)的所述主表面(11a)在所述衬底(11)与所述半导体芯片(13)之间延伸至所述接触面(21)的边缘的穿通通道(23)；

所述烧结元件(22a、22b和22c)附加地具有凹口或者进入通道(24)，从而工艺气体能够输送至所述烧结元件的中部或者从烧结元件的中部导出。

7.根据权利要求6所述的半导体器件(10)，其中，在所述接触面(21)的边缘区域(21c)中所述烧结元件(22a、22b、22c)的数量大于在所述接触面(21)的中部区域(21a)中所述烧结元件(22a、22b、22c)的数量。

8.根据权利要求6和7中任一项所述的半导体器件(10)，其中，在所述衬底(11)上在所述接触面(21)的位于所述中部区域(21a)与所述边缘区域(21c)之间的区域(21b)中所述烧结元件(22a、22b、22c)的表面覆盖密度位于所述接触面(21)的边缘区域(21c)中的表面覆盖密度与所述接触面(21)的中部区域(21a)中的表面覆盖密度之间。