[发明专利]用于较薄堆叠封装件结构的方法和装置

说明书

技术领域

本发明涉及半导体制造，更具体而言，涉及用于堆叠封装件结构的方法和装置。

背景技术

随着使用集成电路制造的器件不断缩小，对用于集成电路器件的较小封装件的需求不断增加。一种越来越多地被用来节省系统电路板上的空间并且减小所用的板面积的方法是用于在被称为“堆叠封装件(Package onPackage)”或“PoP”器件的组合、垂直布置的封装件结构中提供两个或更多个集成电路。PoP结构通过将它们组合成单个封装结构来减小集成电路所需的系统电路板面积，并且还消除对位于电路板上的可能另外使器件彼此连接的一些连接件迹线的需要。可以使用通孔连接在垂直布置的封装器件之间提供电连接。

例如，存储器模块可以是安装在PoP结构中的上封装件上的器件。作为非限制性实例，存储器模块可以包括一个、两个或更多个商品存储器器件，诸如，DDR DRAM、或FLASH器件。上封装基板可以是多层电路板，并且可以由树脂(例如，诸如FR4的纺织玻璃增强环氧树脂或BT树脂)、陶瓷、塑料、膜、或其他基板材料形成。

上基板的底面可以具有远离顶部基板的底面垂直延伸的一行或多行PoP连接件。这些PoP连接件提供到安装在PoP器件的底部封装件上的集成电路的连接，或者当将PoP器件最终安装在系统电路板上时提供被映射(map)到系统板的连接。

底部封装件是具有安装在其上的集成电路的基板。集成电路可以是“应用处理器”或“AP”。底部封装件的上表面具有用于接收并且电连接至PoP连接件的接合盘(land)或焊盘。例如，如果PoP连接件是从上封装件的底面延伸的多行焊料球，底部封装件的上表面上的接合盘或焊盘将对应于这些连接件并且接收这些连接件。

PoP结构的底部封装件还具有位于其上(通常在底面上)的外部连接件，该外部连接件用于在PoP结构和系统电路板之间形成最后连接。底部封装件可以是球栅阵列(“BGA”)型封装件，并且具有在底面上布置成阵列的焊料球。因此，PoP器件具有位于顶部基板和底部基板之间的PoP连接件，以及从安装在系统电路板上的焊盘上的底部基板延伸的外部连接件终端。

然而，随着对更高性能和更高频率操作器件的需求的增加，在PoP结构中使用的布线变成显著限制因素。用于从PoP结构中的器件到系统板以及从系统板到POP结构中的器件获取信号的信号路径非常长，该信号路径可以包括板迹线、焊料球、焊料凸块或C4连接件、以及接合线。这些路径产生IR压降并且导致系统变慢。而且，PoP器件在便携式应用中的使用增加了对更薄封装件的需求。

发明内容

一方面，本发明提供了一种半导体器件结构，包括：第一集成电路封装件，包括安装在第一基板上的至少一个集成电路器件，并且具有从所述第一基板的底面延伸的多个堆叠封装连接件；以及第二集成电路封装件，包括安装在第二基板上的至少另一个集成电路器件，包括位于所述第二基板的上表面上连接至所述多个堆叠封装连接件的多个接合盘，并且包括从所述第二集成电路封装件的第二底面延伸的多个外部连接件；其中，至少所述第二基板包括堆叠在一起且没有插入芯的多个介电层和导体。

在所述的半导体器件结构中，所述多个堆叠封装连接件是焊料。

在所述的半导体器件结构中，所述多个外部连接件是焊料。

在所述的半导体器件结构中，所述第一基板包括堆叠在一起且没有插入芯的多个介电层和导体。

在所述的半导体器件结构中，所述第一基板包括位于芯材料的第一表面上的第一多个介电层，以及在所述芯材料的第二表面上的第二多个介电层。

在所述的半导体器件结构中，所述第一基板进一步包括在所述第一基板的所述底面的中心部分中形成的腔。

在所述的半导体器件结构中，所述第二封装件的所述至少另一个集成电路器件部分地延伸至在所述第一表面的所述底面的所述中心部分中形成的所述腔中。

在所述的半导体器件结构中，所述至少另一个集成电路器件嵌入在所述第二基板中。

在所述的半导体器件结构中，所述至少另一个集成电路器件使用迹线上板连接件安装到所述第二基板。

在所述的半导体器件结构中，所述至少一个集成电路器件是存储器。

在所述的半导体器件结构中，所述至少另一个集成电路器件是微处理器。