[发明专利]半导体结构及其操作方法

说明书

技术领域

本发明是有关于半导体结构及其操作方法，特别是有关于绝缘栅双极晶体管(IGBT)及其操作方法。

背景技术

在近几十年间，半导体业界持续缩小半导体结构的尺寸，并同时改善速率、效能、密度及集成电路的单位成本。

缩小装置面积通常会严重牺牲半导体结构的电性效能。为了维持半导体结构的电性效能，在操作上，必须避免高压装置区的高电压、漏电流影响到低压装置，而降低装置的操作效能。

发明内容

有鉴于此，本发明提供了一种半导体结构，该半导体结构包括第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区与第一栅结构；第一掺杂区具有第一导电型；第二掺杂区围住第一掺杂区并具有相反于第一导电型的第二导电型；第三掺杂区具有第一导电型；第四掺杂区具有第二导电型；第一栅结构位于第二掺杂区上；第三掺杂区与第四掺杂区分别位于第一栅结构的相反侧上的第二掺杂区与第一掺杂区中。

本发明还提供了一种半导体结构的操作方法，该半导体结构包括第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区与第一栅结构；第一掺杂区具有第一导电型；第二掺杂区围住第一掺杂区并具有相反于第一导电型的第二导电型；第三掺杂区具有第一导电型；第四掺杂区具有第二导电型；第一栅结构位于第二掺杂区上；第三掺杂区与第四掺杂区分别位于第一栅结构的相反侧上的第二掺杂区与第一掺杂区中；半导体结构的操作方法包括以下步骤：施加第一偏压至第一栅结构；将第四掺杂区耦接至第一电极，第一电极是阳极与阴极其中之一；将第二掺杂区与第三掺杂区耦接至第二电极，第二电极是阳极与阴极其中之另一。

下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示根据一实施例的半导体结构的剖面图。

图2绘示根据一实施例的半导体结构的剖面图。

图3绘示根据一实施例的半导体结构的剖面图。

图4绘示根据一实施例的半导体结构的剖面图。

图5绘示根据一实施例的半导体结构的剖面图。

图6绘示根据一实施例的半导体结构的剖面图。

图7绘示根据一实施例的半导体结构的剖面图。

图8绘示根据一实施例的半导体结构的剖面图。

图9绘示根据一实施例的半导体结构的剖面图。

图10绘示根据一实施例的半导体结构的剖面图。

图11绘示根据一实施例的半导体结构的剖面图。

图12绘示根据一实施例的半导体结构的剖面图。

图13显示半导体结构的电性。

图14显示实施例的半导体结构的电性。

图15绘示应用实施例的半导体结构的电路图。

【主要元件符号说明】

102～第一掺杂区；104～掺杂阱；106～掺杂阱；108～第二掺杂区；110～掺杂阱；112～埋掺杂层；114～掺杂阱；116～第一掺杂层；118～掺杂接触区；120～第三掺杂区；122～第四掺杂区；124～第一栅结构；126、426A、426B、726、1026A、1026B～第五掺杂区；128～掺杂接触区；130～掺杂阱；132～掺杂阱；134、434A、434B、1034A、1034B～埋掺杂层；136～掺杂阱；138～掺杂接触区；140～第六掺杂区；142～衬底；144～埋掺杂区；146～掺杂阱；148～第二掺杂层；150～掺杂接触区；152～掺杂接触区；154～第二栅结构；156～顶掺杂层；158～隔离层；160～隔离层；162～导电层；164～电极；166～电极；168～电极；170～电极；172～电极；174～隔离层；276、376、576、676、876、1176～深沟道隔离；378、678～埋绝缘层；780～掺杂接触区；782～电极；978～埋绝缘层。

具体实施方式

图1绘示根据一实施例的半导体结构的剖面图。第一掺杂区102可包括邻接的掺杂阱104与掺杂阱106。于一实施例中，掺杂阱104与掺杂阱106具有第一导电型例如N导电型。举例来说，掺杂阱104是高压N型阱(HVNW)。

第二掺杂区108可包括邻接的掺杂阱110、埋掺杂层112、掺杂阱114、第一掺杂层116与掺杂接触区118。于一实施例中，掺杂阱110、埋掺杂层112、掺杂阱114、第一掺杂层116与掺杂接触区118具有相反于第一导电型的第二导电型例如P导电型。举例来说，掺杂阱110与掺杂阱114是高压P型掺杂区(HVPD)。掺杂接触区118是重掺杂的(P+)。