[发明专利]半导体器件

说明书

技术领域

本文中讨论的实施方案涉及半导体器件。

背景技术

在半导体器件中，逻辑电路和包含互补金属氧化物半导体(CMOS)的电路各自连接至一对电源线来提供直流电力。去耦电容器与该对电源线并联。去耦电容器也被称为旁路电容器，是用来抑制馈送至该对电源线的直流电力的电压波动的电容器。

过去使用的去耦电容器通常具有金属氧化物半导体(MOS)结构。例如，已知如下结构：在所述结构中，绝缘膜设置在n型杂质区域上，该n型杂质区域布置在硅衬底中的p型阱上，并且上电极设置在该绝缘膜上。在这种情况下，已知n型杂质区域还设置在上电极的侧面上来平衡上电极下方的n型杂质区域和上电极的所述侧面的n型杂质区域之间的杂质浓度。

已知多晶硅膜用作上电极且掺杂有与位于多晶硅膜下方的n型杂质区域相同的导电型杂质，从而形成具有优异的频率响应特性的电容器。

已知电容器具有通过制备绝缘体上硅(SOI)衬底而形成的结构，该衬底具有如下结构：其中在绝缘膜上设置有具有均匀杂质浓度的p型硅层，p型硅层的上部中被注入p型杂质以增加浓度，并且在p型硅层上依次形成有绝缘膜和上电极。

以下是参考文献：

[文献1]日本公开特许公报第2007-157892号

[文献2]日本公开特许公报第2003-347419号

发明内容

根据本发明的一个方面，一种半导体器件包括半导体电路和电容器，该电容器包括：第一导电型第一半导体区域、设置在第一导电型第一半导体区域上并且具有比第一导电型第一半导体区域高的第一导电型杂质浓度的第一导电型第二半导体区域、设置在第一导电型第二半导体区域上的第二导电型半导体区域、设置在第二导电型半导体区域上的介质膜、设置在介质膜上的上电极、设置在第二导电型半导体区域上方并且电连接至第二导电型半导体区域的第一互连、以及电连接至上电极的第二互连。

借助于在权利要求中特别指出的元件及组合，可以实现和获得本发明的目的和优点。

应当理解，如要求保护的，前述总体描述和以下详细描述都是示例性和解释性的，而非限制本发明。

附图说明

图1A和1B是示出根据第一实施方案的半导体器件的制造过程的横截面视图；

图2是根据一个实施方案的半导体器件的等效电路图；

图3是示出在不同频率下对根据第一实施方案的半导体器件中的电容器施加的电压与电容器的电容之间的关系的特性图；

图4是示出根据第一对比实施方案的半导体器件中的电容器的横截面视图；

图5是示出在不同频率下对根据第一对比实施方案的半导体器件中的电容器施加的电压与电容器的电容之间的关系的特性图；

图6是示出根据第二对比实施方案的半导体器件中的电容器的横截面视图；

图7是示出在不同频率下对根据第二对比实施方案的半导体器件中的电容器施加的电压与电容器的电容之间的关系的特性图；

图8是示出在10GHz的工作频率下对根据第一实施方案和第二对比实施方案的各个半导体器件中的电容器施加的电压与电容器的电容之间的关系的特性图；

图9是示出在1MHz的工作频率下对根据第一实施方案和第二对比实施方案的各个半导体器件中的电容器施加的电压与电容器的电容之间的关系的特性图；

图10A和图10B是示出根据第二实施方案的半导体器件的制造过程的横截面视图；

图11是示出在不同频率下对根据第二实施方案的半导体器件中的电容器施加的电压与电容器的电容之间的关系的特性图；

图12是示出根据第三对比实施方案的半导体器件中的电容器的横截面视图；

图13是示出在不同频率下对根据第三对比实施方案的半导体器件中的电容器施加的电压与电容器的电容之间的关系的特性图；

图14是示出根据第四对比实施方案的半导体器件中的电容器的横截面视图；

图15是示出在不同频率下对根据第四对比实施方案的半导体器件中的电容器施加的电压与电容器的电容之间的关系的特性图；

图16是示出在10GHz的工作频率下对根据第一实施方案和第四对比实施方案的各个半导体器件中的电容器施加的电压与电容器的电容之间的关系的特性图；以及

图17是示出在1MHz的工作频率下对根据第二实施方案和第四对比实施方案的各个半导体器件中的电容器施加的电压与电容器的电容之间的关系的特性图。

具体实施方式