[发明专利]半导体结构及其制造方法

权利要求书

1.一种半导体结构的制造方法，该方法包括以下步骤：

a)提供SOI衬底(200)，所述衬底从下至上依次包括基底层(201)、绝缘埋层(202)和表面有源层(203)；

b)在所述衬底上形成栅堆叠；

c)去除所述栅堆叠两侧的表面有源层(203)以及部分绝缘埋层(202)，形成开口(240)；

d)在所述开口(240)中填充半导体材料，形成源/漏区(250)。

2.根据权利要求1所述的方法，其中，在所述步骤b）中，还包括形成附着于所述栅堆叠侧壁的侧墙(230)。

3.根据权利要求1所述的方法，其中，在所述步骤c）中，先刻蚀表面有源层(203)，再刻蚀绝缘埋层(202)，并停止在绝缘埋层(202)中。

4.根据权利要求1所述的方法，其中，在所述步骤d）中，所述半导体材料为掺杂的多晶硅或单晶硅，掺杂浓度为为10¹⁹～10²¹cm^-3。

5.根据权利要求1所述的方法，其中，对于NMOS，所述半导体材料为N型掺杂；对于PMOS，所述半导体材料为P型掺杂。

6.根据权利要求4所述的方法，其中，通过沉积非晶硅并退火形成多晶硅或单晶硅。

7.根据权利要求6所述的方法，其中，还包括在退火之后去除部分所述半导体材料，使所述半导体材料的上表面与栅堆叠的下表面齐平。

8.根据权利要求7所述的方法，其中，通过化学机械抛光加刻蚀的方法去除部分所述半导体材料，并通过控制刻蚀时间的长短，来控制刻蚀停止。

9.一种半导体结构，包括SOI衬底(200)、栅堆叠和源/漏区(250)，其中：

所述SOI衬底从下至上依次包括基底层(201)、绝缘埋层(202)和表面有源层(203)；

所述栅堆叠位于所述表面有源层(203)之上；

所述源/漏区(250)位于所述栅堆叠的两侧，并延伸至绝缘埋层(202)中。

10.根据权利要求9所述的半导体结构，还包括侧墙(230)，所述侧墙(230)位于所述栅堆叠的侧壁上。

11.根据权利要求9所述的半导体结构，其中，源/漏区(250)的下表面低于绝缘埋层(202)的上表面，其相差范围为100nm-200nm。

12.根据权利要求9所述的半导体结构，其中，源/漏区(250)的材料为掺杂的多晶硅或单晶硅，掺杂浓度为为10¹⁹～10²¹cm^-3。

13.根据权利要求9所述的半导体结构，其中，对于NMOS，所述源/漏区(250)的掺杂类型为N型；对于PMOS，所述源/漏区(250)的掺杂类型为P型。