[发明专利]用于半导体功率器件的终端

说明书

技术领域

本发明涉及功率器件的终端设计技术领域，特别涉及克服高压功率器件如IGBT、VDMOS等现有终端技术的不足，提供一种优化的抗界面态影响的终端结构。

背景技术

终端结构设计要符合预期耐压时，面临的一些耐压退化和可靠性方面的两个问题：

第一、实际应用的高压半导体器件，其表面覆盖了用于封装的绝缘层或者环氧树脂。当器件的源漏极接大电压时，电场峰值在体内形成，表面覆盖的绝缘层或者环氧树脂层会产生极化。极化会产生电荷并抑制硅衬底表面的耗尽层延伸，这会造成硅表面的电场峰值增加，当电场峰值增加到击穿点时，就会导致耐压的变化或退化，也会导致器件在某些环境下失效。

第二、界面电荷的存在使器件容易发生表面击穿，这将使得器件的击穿电压进一步降低。在器件的生产工艺流程中，多次的氧化过程，主要是热氧化，使得氧化层中不可避免地存在着一些正电荷。这些正电荷包括沾污引入的Na+等可动正电荷，以及SiO₂层中过剩硅离子形成的固定氧化物电荷等。由于这些正电荷的位置非常靠近硅衬底表面，且衬底为N型，这将在硅衬底的近表面处形成一个由氧化层指向硅衬底的垂直电场，这一电场与表面处耗尽层电场的合电场将在PN结外侧的硅表面处积聚，同时耗尽层的形状将在表面收缩变窄。当给器件加反偏压时，PN结外侧的硅表面出的场强会高于其它地方，甚至高于结弯曲处的场强，过强的表面电场将导致器件表面击穿，所以器件的击穿电压与无界面电荷存在的理想平面扩散结相比会有所降低。

为了解决上述问题，传统的场限环结合场板技术，可以缓解场限环的环弯曲部分的电场积聚情况，但场板边缘处与硅之间电位差很大，此处电场强度较大，击穿容易在场板的外边沿发生。并且该场限环结合场板技术中未被场板覆盖的氧化层部分对界面电荷的屏蔽性差，工艺制造、封装等过程引入的可动离子可以积聚在氧化层，或者透过氧化层进入到硅，使电场分布发生变化，影响器件的耐压稳定性。

如图1所示，现有的一种高压IGBT场限环结合场板的终端，包括器件的集电区301、漂移区302、终端内圈分压部分303、终端外圈截止保护部分307。漂移区302为第一导电类型n半导体，此部分承受主要耐压；集电区301为第二导电类型p半导体，与漂移区302连接并位于漂移区的下方；终端结构303形成于漂移区的上表面。该终端由若干P型主结304、场限环305、306和金属场板308、309、310、311组合而成。P型环特征类似于传统的场限环结构。场板308-311分别从环上向邻近的环延伸，降低氧化层中可移动电荷产生的影响。

发明内容

本发明所要解决的技术问题是提供一种用于半导体功率器件的终端，解决了现有的功率器件的终端结构设计存在的包含场板边缘处与硅之间电位差很大，使其在较低电压时在表面提前发生击穿；和氧化硅对界面电荷的屏蔽性差，工艺制造、封装等过程引入的可动离子可以积聚在氧化层，或者透过氧化层进入到硅，使电场分布发生变化，降低器件承受耐压的问题。

为解决上述技术问题，本发明提供了一种用于半导体功率器件的终端，包含至少两层场板和至少一个场限环；所述每层场板包含至少两块场板，其中，位于主结正上方的各个场板互相连接，并且所述主结与位于该主结正上方的相应场板连接，余下的场板之间通过绝缘材料隔开，同时所述场板位于终端部分的器件衬底外的上方；所述场限环位于终端部分的器件衬底里，在所述场限环的外侧设置有沟道截止环；所述上下相邻各层场板的各块场板上下交错排列，同时所述场板在垂直方向上投影叠加形成的截面的面积与整个终端的横截面积相等。

进一步地，所述场板的层数为两层，即第一层场板和第二层场板，所述第一层场板的每块场板分别与位于各该场板下方的场限环连接，所述沟道截止环与位于该沟道截止环上的场板连接。

进一步地，所述场板的层数为两层，即第一层场板和第二层场板，所述第一层场板的每块场板与位于各该场板下方的场限环和沟道截止环通过绝缘材料隔开。

进一步地，所述第一层场板包含至少一级。

进一步地，所述主结和所述场限环都是重掺杂的第二导电类型，所述沟道截止环是重掺杂的第一导电类型。

进一步地，所述第一层场板、第二层场板和绝缘材料层在制作器件有源区的过程中同时形成，无需额外增加工艺步骤。