[发明专利]柔性电路板及芯片封装结构

说明书

技术领域

本发明涉及芯片封装领域，尤其涉及一种可用于芯片封装的柔性电路板及芯片封装结构。

背景技术

一般的，半导体芯片的封装方式为：在电路板上设置多个焊垫，所述多个焊垫为半导体芯片的外接电性连接点；提供一个半导体芯片，所述半导体芯片上设有若干个电性接触垫；通过若干条键合线分别焊接该半导体芯片上的电性接触垫与电路板上的焊垫，使所述半导体芯片与电路板相电连接，即通过引线焊接（wire bonding）将半导体芯片设置于电路板上。其中，电路板的性能对进行引线焊接的品质影响较大，如，较差的焊垫的刚性强度即会引起引线焊接的失效。

实验发现，焊垫的厚度与和焊垫相邻的绝缘层的厚度的匹配度是影响焊垫的刚性强度的重要因素。

发明内容

因此，有必要提供一种焊垫的厚度与和焊垫相邻的绝缘层的厚度的匹配较好的柔性电路板及芯片封装结构，以提高柔性电路板及芯片封装结构的焊垫的刚性强度，以防止引线焊接失效。

一种柔性电路板，包括：第一导电层、第二导电层及第一绝缘层，所述第一绝缘层位于所述第一导电层与第二导电层之间，所述第一导电层包括多个焊垫，所述多个焊垫用于通过键合线与芯片电性连接，所述多个焊垫所包围的区域形成芯片粘结区域，所述芯片粘结区域用于粘结芯片；其中，定义所述焊垫的厚度为T1，定义所述第一绝缘层的厚度为T2，则， 63微米≤（T1+T2）≤87微米，且0.44≤（T1/T2）≤0.64。

一种芯片封装结构包括上述的柔性电路板、一半导体芯片及多条键合线。所述半导体芯片粘结于所述柔性电路板的芯片粘结区域。所述半导体芯片背向所述柔性电路板的表面设有多个与所述焊垫一一对应的电性接触垫。所述键合线的数量与所述电性接触垫的数量相同，每条键合线电连接一个电性接触垫及一个焊垫。

本技术方案的柔性电路板及芯片封装结构中，柔性电路板上的焊垫的厚度与第一绝缘层的厚度较为匹配，故相应的焊垫的刚性强度较好，从而使所述柔性电路板用于引线焊接时不容易发生失效的异常，也使通过引线焊接得到的芯片封装结构的可靠性较好。

附图说明

图1为本技术方案第一实施例提供的柔性电路板的俯视示意图。

图2为本技术方案第一实施例提供的柔性电路板的剖面示意图。

图3为图2的柔性电路板上形成第一、第二防焊层及导电接触层后的剖面示意图。

图4为本技术方案第二实施例提供的柔性电路板的剖面示意图。

图5为本技术方案第三实施例提供的芯片封装结构的剖面示意图。

图6为本技术方案第四实施例提供的芯片封装结构的剖面示意图。

主要元件符号说明