[发明专利]互连结构及其形成方法

说明书

相关申请的交叉参考

本申请要求于2012年3月29日提交的美国临时专利申请序列号第61/617,513号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及半导体器件，具体涉及铜互连件及其制造方法。

背景技术

半导体器件用于各种电子应用中，举例来说，诸如个人电脑、移动电话、数码相机和其他电子设备。随着技术的进步，对具有改进性能的更小的半导体器件的需求增加。随着部件密度的增加，导线的宽度以及后段工艺(BEOL)互连结构的导线之间的间隔也需要按比例缩小。

为了满足这些需求，过去在半导体器件设计中所用的传统材料已发生了转变。为了降低RC时间延迟，低介电常数(低k)材料用作绝缘材料，并且使用铜作为互连材料而不使用铝。因为与铝相比，铜具有更低的电阻率和增大的电迁移电阻，对于半导体器件互连件采用铜的优点包括能够更快速地操作以及制造出更薄的导线。通过降低RC时间延迟，铜互连件与低k介电材料的结合增加了互连速度。

通常采用镶嵌工艺而不是通过直接蚀刻来形成铜互连件。镶嵌工艺通常是单镶嵌或双镶嵌，其包括通过图案化和蚀刻金属间介电(IMD)层形成开口以及用铜填充开口。但是，在铜镶嵌结构中存在一些挑战，比如低k介电材料和下层之间的粘着问题。粘着问题可能导致膜开裂和/或剥离，从而导致器件封装件质量不合格。

发明内容

为解决上述技术问题，一方面，本发明提供了一种器件，包括：衬底；第一蚀刻终止层，位于所述衬底上方；介电层，具有顶部和底部，所述介电层位于所述第一蚀刻终止层上方，其中，所述介电层包含碳并且所述顶部和所述底部中的C含量的差值小于2at％；导体，位于所述介电层中，其中，所述导体的表面中的氧含量小于约1at％；以及第二蚀刻终止层，位于所述介电层的顶部上方。

在所述的器件中，所述介电层的顶部中的C含量小于所述介电层的底部中的C含量。

在所述的器件中，所述介电层的顶部中的C含量不小于约10at％。

在所述的器件中，所述介电层的顶部的厚度介于约10埃和约50埃之间。

在所述的器件中，所述介电层的顶部的厚度是所述介电层的厚度的约1％至约5％。

所述的器件还包括设置在所述第一蚀刻终止层和所述介电层之间的含SiO_X层、含SiCN层或含SiON层。

所述的器件还包括位于所述导体上方的覆盖层。

在所述的器件中，所述第二蚀刻终止层和所述介电层之间的粘着强度约为13J/m²以上。

在所述的器件中，所述导体的表面基本不合有CuO_X。

在所述的器件中，所述介电层的顶部的介电常数和所述介电层的底部的介电常数之间的差值小于约2％。

另一方面，本发明提供了一种半导体器件，包括：半导体衬底；第一蚀刻终止层，位于所述半导体衬底上方；粘着层，位于所述第一蚀刻终止层上方；低k介电层，包含C、Si、O元素，所述低k介电层位于所述粘着层上方，其中，所述低k介电层具有上部和下部，所述上部中的C原子百分比小于所述下部中的C原子百分比，所述上部和所述下部中的C含量差值小于约2at％；导体，位于所述介电层中，其中，所述导体的表面中的氧含量小于约1at％；以及第二蚀刻终止层，位于所述导体和所述低k介电层上万。

在所述的半导体器件中，所述低k介电层的下部中的C原子百分比介于约10at％和约13at％之间。

在所述的半导体器件中，所述低k介电层的上部中的C原子百分比不小于约10at％。

在所述的半导体器件中，所述低k介电层的上部的介电常数与所述低k介电层的下部的介电常数基本相同。

在所述的半导体器件中，所述低k介电层的上部的介电常数与所述低k介电层的下部的介电常数之间的差值小于约2％。

在所述的半导体器件中，所述第二蚀刻终止层和所述低k介电层之间的粘着强度约为13J/m²以上。

又一方面，本发明提供了一种方法，包括：在衬底上方形成第一蚀刻终止层；在所述第一蚀刻终止层上方形成包含C的低k介电层；在所述低k介电层中形成开口；用导电层填充所述开口；对所述低k介电层和所述导电层实施远程等离子体处理；以及在处理后的导电层和处理后的低k介电层上方形成第二蚀刻终止层。

在所述的方法中，采用NH₃气体实施所述远程等离子体处理。