[发明专利]提高半导体电子器件击穿电压的结构及半导体电子器件

说明书

技术领域

本发明涉及一种半导体器件的终端结构，尤其涉及一种提高半导体电子器件击穿电压的结构及半导体电子器件。

背景技术

异质结场效应晶体管(HFET)因为具有高电子迁移率、器件速度快等优异特性，成为高频微波领域的重要器件之一。近年来随着宽禁带半导体氮化镓（GaN）材料的不断发展，人们对GaN基HFET的性能有了新的认识。由于GaN材料的迁移率高、电子饱和漂移速度快、临界击穿电场强度高、工作结温高等优异性质，GaN-HFET不仅适合高频大功率应用，而且也适合于低频高压大功率应用。HFET是平面型器件，电流是在异质结形成的量子阱内沿平面流动的。器件在反向偏置条件下，电场的分布通常是不均匀的，一般而言会在栅电极边缘或漏端边缘处产生严重的电场集中，且该处的电场会随着反向电压的增加快速增加，当达到临界击穿场强时，导致器件击穿。这时的击穿电压低于临界电场强度与栅漏间距的乘积，即理论上假设栅漏间电场强度一致时所能达到的极限击穿电压。

高的击穿电压意味着器件工作的电压范围更大，能够获得更高的功率密度，并且器件的可靠性得到提高。因此如何提高器件的击穿电压是电子器件研究人员重点关注的问题。目前，有多种方法提高HFET器件击穿电压，比如：采用高临界电场的材料，用GaN基材料代替GaAs基材料；在栅下增加绝缘介质形成MIS或MOS结构，提高临界击穿电场强度，减小栅极漏电;用双异质结AlGaN/GaN/AlGaN代替AlGaN/GaN等。

除了上述方法外，还有一类方法是器件的电压终端结构设计，所谓电压终端结构设计是指通过在器件中设计一些特殊结构抑制器件中的电场集中效应，使器件的电场尽可能均匀一致，从而获得趋近于理想的击穿电压。在Si功率器件中，这类电压终端结构有：场板、分压环、深槽等。在化合物半导体器件中，以GaN HFET为例，常用的电压终端结构为场板结构，包括源场板、栅场板、漏场板以及这几种场板的组合。作为电压终端结构的场板的确能够改善器件电场的分布，降低峰值电场，提高器件的击穿电压。但是，场板也会造成栅源、栅漏以及源漏寄生电容的增加，影响器件的工作速度。并且，对于最能有效提高击穿电压的复合场板结构，即源场板、栅场板、漏场板的组合结构，器件芯片的加工成本会明显增加。

发明内容

鉴于现有技术中的诸多缺陷，本发明的主要目的在于提供一种提高半导体电子器件击穿电压的结构，其通过在半导体电子器件中设置沟道阵列结构，特别是在半导体电子器件的源、漏极之间，且于栅极下方的有源区内制作出微纳米级的沟道阵列，大幅提升了器件的击穿电压（约28%以上）。

为实现上述发明目的，本发明采用了如下技术方案：

一种提高半导体电子器件击穿电压的结构，包括异质结结构，所述异质结结构上分布有源极、栅极和漏极，所述异质结结构由上、下层异质材料组成，该上、下层异质材料界面处形成有量子阱限定的二维电子气，其中，

在所述异质结结构上端面上位于源极和漏极之间，且位于栅极下方的区域中设有沟道阵列，所述沟道阵列包括并行排布的两条以上具有纳米级至微米级宽度的沟道，所述沟道的深度大于上层异质材料的厚度，而每一沟道的两端分别指向栅极和漏极，

并且，所述栅极长度为Lg，所述栅极与漏极之间的间距为Lgd，栅极与沟道阵列之间的间距为L1，沟道阵列的长度为L2，沟道阵列与漏极之间的间距为L3，其中，-Lg<L1<Lgd，L3<Lgd，L2>0。

作为较为优选的方案之一，所述沟道的宽度为1nm～10μm。

作为较为优选的方案之一，所述沟道阵列中相邻两条沟道的间距为1nm～10μm。

作为可选择的实施方案之一，所述栅极与上层异质材料之间可形成肖特基接触、金属-绝缘层-半导体接触或者金属-氧化层-半导体接触，但不限于此。

作为可选择的实施方案之一，所述半导体电子器件可包括异质结场效应晶体管。

进一步的，所述异质结场效应晶体管中可采用平面隔离或台面隔离。

所述半导体电子器件可选自GaN 基HEMT、GaAs基HEMT和InP基HEMT，但不限于此。

本发明的另一目的在于提供一种半导体电子器件，它包含如上所述的提高半导体电子器件击穿电压的结构。

本发明的又一目的在于提供一种异质结场效应晶体管，包括有源区，所述有源区上分布有源极、栅极和漏极，所述有源区由上、下层异质材料组成，该上、下层异质材料界面处形成有量子阱限定的二维电子气，其中，