[发明专利]半导体存储卡

说明书

本申请享受以日本专利申请2012－43680号（申请日为2012年2月29日）为在先申请的优先权。本申请通过参照该在先申请而包括在先申请的全部内部。

技术领域

本发明的实施方式涉及半导体存储卡。

背景技术

内置有NAND型快闪存储器那样的非易失性半导体存储器芯片的存储卡（半导体存储卡）中，为了实现高容量化、高速化、制造成本的降低等，正在应用在卡壳体内收置有在1个封装（packing）内密封有存储器芯片和/控制器芯片的SiP（SyStem in Packing，系统级封装）结构的半导体存储装置的结构。SiP结构的半导体存储装置具备：设有例如外部连接端子的布线基板；在布线基板的端子形成面的相反侧的面上搭载的存储器芯片以及控制器芯片；和密封树脂层，其在布线基板的芯片搭载面形成，以密封存储器芯片以及控制器芯片。

在SiP结构的半导体存储装置中，通常使用如下布线基板：在绝缘性树脂基材的两面设置有对铜箔进行构图而形成的布线层，并且用通孔电连接了两面的布线层之间。在设置于布线基板的端子形成面的铜布线层的一部分，形成成为外部连接端子的镀金层。现有SiP结构的半导体存储装置中，有从进行与外部设备的电连接的外部连接端子到控制器芯片为止的布线长度容易变长这样的难点。因此，信号传输速度降低，另外由于布线密度降低，基板面积容易增大。因此，为了实现存储卡的信号传输速度的提高和/或构成SiP结构的布线基板的小型化等，期望缩短从外部连接端子到控制器芯片为止的布线长度。

发明内容

本发明要解决的课题，在于提供能够缩短从外部连接端子到控制器芯片为止的布线长度的半导体存储卡。

实施方式的半导体存储卡，具备半导体存储装置，该半导体存储装置具有布线基板、存储器芯片、控制器芯片、第1金属线、第2金属线和密封树脂层，该布线基板具有：具备多个外部连接端子与第1布线层的第1面、具备芯片搭载区域与第2布线层的第2面和将第1布线层与第2布线层电连接的通孔；该存储器芯片配置在布线基板的芯片搭载区域上，具有至少沿1条外形边排列的第1电极焊盘；该控制器芯片层叠在存储器芯片上，具有至少沿1条外形边排列的第2电极焊盘；该第1金属线将存储器芯片的第1电极焊盘与布线基板的第2布线层电连接；该第2金属线将控制器芯片的第2电极焊盘与布线基板的第2布线层电连接；该密封树脂层，以将存储器芯片以及控制器芯片与第1以及第2金属线共同密封的方式，在布线基板的第2面上形成。多个外部连接端子以位于布线基板的第1外形边附近的方式沿着第1外形边排列。控制器芯片的第2电极芯片中的与外部连接端子电连接的电极焊盘，以位于与布线基板的第1面中的多个外部连接端子的形成区域相对应的第2面上的区域内或区域附近的方式，沿着与多个外部连接端子的排列方向平行且位于布线基板的第1外形边侧的控制器芯片的外形边排列。

附图说明

图1是表示实施方式的半导体存储卡的俯视图。

图2是表示图1所示的半导体存储卡所收置的半导体存储装置的俯视图。

图3是表示第1实施方式的半导体存储装置的俯视透视图。

图4是沿着图3的A-A线的剖视图。

图5是从半导体存储装置的上表面透视图3所示的半导体存储装置中的布线基板的端子形成面所见的透视图。

图6是从半导体存储装置的上表面透视图3所示的半导体存储装置中的布线基板的芯片搭载面所见的透视图。

图7是表示第1实施方式的半导体存储装置的变形例的俯视透视图。

图8是表示第2实施方式的半导体存储装置的俯视透视图。

图9是沿着图8的A-A线的剖视图。

图10是从半导体存储装置的上表面透视图8所示的半导体存储装置中的布线基板的端子形成面所见的透射图。

图11是从半导体存储装置的上表面透视图8所示的半导体存储装置中的布线基板的芯片搭载面所见的剖视图。

符号说明

1半导体存储卡；2卡壳体；3、31、41半导体存储装置；12布线基板；12a第1面；12b第2面；14第1布线层；15第2布线层；16、161、162通孔；19外部连接端子；20、22镀金层；21连接焊盘；23芯片搭载区域；24存储器芯片；25电极焊盘；27、31金属线；29控制器芯片；30电极焊盘；33密封树脂层；34金属层（Cu层）；35电镀导线。

具体实施方式