[发明专利]钝化后互连结构

说明书

相关申请

本申请与2011年6月24日提交的提交号为13/167,946的共同待决的美国申请相关，特将上述申请以其全文结合于此作为参考。

技术领域

本发明涉及半导体器件，更具体而言，涉及钝化后互连结构。

背景技术

现代集成电路由数百万个诸如晶体管和电容器的有源器件构成。这些器件最初彼此隔离，但是随后互连在一起以形成功能电路。典型的互连结构包括诸如金属线(引线)的横向互连件以及诸如通孔开口和接触件的纵向互连件。互连件对现代集成电路的性能限制和密度的决定作用日益增强。在互连结构的顶部上，在相应芯片的表面上形成并且暴露出接合焊盘。通过接合焊盘形成电连接，从而将芯片连接至封装衬底或者另一管芯。接合焊盘可以用于引线接合或者倒装芯片接合。倒装芯片封装利用凸块在芯片的I/O焊盘和封装件的衬底或者引线框架之间建立电接触。在结构上，凸块实际上包含凸块本身以及位于该凸块和I/O焊盘之间的“凸块下金属化层”(UBM)。

如今，晶圆级芯片尺寸封装(WLCSP)以其低廉的成本和相对简单的工艺而得到广泛应用。在典型的WLCSP中，在钝化层上形成诸如再分布线(RDL)的钝化后互连(PPI)线，然后形成聚合物膜和凸块。然而，据发明人所知的PPI形成工艺具有聚合物膜剥离问题，这可能会导致PPI结构中的界面不牢固，并且可能会在器件中造成故障。

发明内容

一方面，本发明提供了一种半导体器件，所述半导体器件包括：半导体衬底，所述半导体衬底具有第一区域和第二区域，其中，所述第一区域是导电焊盘区域，以及所述第二区域邻近所述第一区域；钝化层，所述钝化层位于所述半导体衬底上面；第一保护层，所述第一保护层位于所述钝化层上面；互连层，所述互连层位于所述第一保护层上面；第二保护层，所述第二保护层位于所述互连层上面并且包括开口，所述开口暴露出所述互连层的一部分；阻挡层，所述阻挡层形成在所述互连层的暴露部分上；以及焊料凸块，所述焊料凸块形成在所述阻挡层上，其中，所述钝化层、所述第一保护层、所述互连层、和所述第二保护层中的至少一层包含形成在所述第二区域中的至少一个槽状件。

在所述的半导体器件中，所述钝化层包含位于所述第二区域中的多个槽状件，并且所述第一保护层填充所述钝化层中的所述多个槽状件。

在所述的半导体器件中，所述阻挡层包含镍(Ni)层、钯(Pd)层、或者金(Au)层中的至少一层。

在所述的半导体器件中，所述互连层包含铜。

所述的半导体器件还包括：导电焊盘，所述导电焊盘形成在所述第一区域中的所述半导体衬底上，其中，所述导电焊盘被所述钝化层和所述第一保护层部分地覆盖，并且所述导电焊盘与所述互连层电连接。

在所述的半导体器件中，所述第一保护层包含位于所述第二区域中的多个槽状件，并且所述互连层填充了所述第一保护层的所述多个槽状件。

在所述的半导体器件中，所述互连层包含接合焊盘区域，所述接合焊盘区域通过所述第二保护层的所述开口暴露出来；以及伪区域，所述伪区域形成在所述第一保护层的所述槽状件中且与所述接合焊盘区域电分离。

在所述的半导体器件中，所述第一保护层包含聚合物。

在所述的半导体器件中，所述互连层包含通过所述第二保护层暴露出来的接合焊盘区域以及与所述接合焊盘区域电分离的伪焊盘区域，并且所述伪焊盘区域包含位于所述第二区域中的多个槽状件。

在所述的半导体器件中，所述第二保护层填充所述互连层的所述伪焊盘区域中的所述多个槽状件。

在所述的半导体器件中，所述第二保护层包含多个槽状件，所述多个槽状件暴露出所述互连层的所述伪焊盘区域。

在所述的半导体器件中，所述阻挡层填充所述第二保护层中的所述多个槽状件。

在所述的半导体器件中，所述第二保护层包含聚合物。