[发明专利]载板结构与芯片封装结构及其制作方法

说明书

技术领域

本发明涉及一种载板结构与芯片封装结构及其制作方法 

背景技术

随着科技日新月异，集成电路(integrated circuits，IC)元件已广泛地应用于我们日常生活当中。一般而言，集成电路的生产主要分为三个阶段：硅晶片的制造、集成电路的制作及集成电路的封装。对于集成电路的封装来说，晶片级封装（wafer level package，WLP）技术被认为是今后最急速成长的封装技术。 

在一般的晶片级封装制作工艺中，芯片被装设于载板结构上，再以封装胶体进行覆盖。之后，再将装设有芯片的载板结构装设于印刷线路板上。上述的封装载板通常包括基板以及位于基板上下两侧的线路层（上侧的线路层用以与芯片电连接，而下侧的线路层用以与线路板电连接）。这些线路层皆配置于基板的表面上，因此使得封装载板的平坦度较差而不利于后续的制作工艺。此外，由于基板的上下二侧皆必须配置线路层，因此载板结构仍必须具有一定的厚度而无法符合现今元件薄型化的需求。 

发明内容

本发明的目的在于提供一种载板结构，其具有较薄的厚度。 

本发明另一目的在于提供一种载板结构的制作方法，其具有较简单的制作工艺步骤。 

本发明又一目的在于提供一种芯片封装结构，其具有较薄的厚度。 

本发明再一目的在于提供一种芯片封装结构的制作方法，其具有较简单的制作工艺步骤。 

为达上述目的，本发明提出一种载板结构，其包括复合基板、第一介电层、第一导通孔、第二介电层、第二导通孔、第一埋入式线路层、第二埋入 式线路层、第一保护层以及第二保护层。复合基板包括第一基板与第二基板，其中第一基板具有彼此相对的第一表面与第二表面，第二基板具有彼此相对的第三表面与第四表面，且第二表面与第四表面接合。第一介电层配置于第一表面上，并具有第一导通孔。第二介电层配置于第三表面上，并具有第二导通孔。第一埋入式线路层配置于第一介电层中，并与第一导通孔连接，其中第一埋入式线路层的表面与第一介电层的表面齐平。第二埋入式线路层配置于第二介电层中，并与第二导通孔连接，其中第二埋入式线路层的表面与第二介电层的表面齐平。第一保护层配置于第一介电层上，且暴露出部分第一埋入式线路层。第二保护层配置于第二介电层上，且暴露出部分第二埋入式线路层。 

依照本发明实施例所述的载板结构，还包括第一阻障层与第二阻障层。第一阻障层配置于第一基板与第一介电层之间。第二阻障层配置于第二基板与第二介电层之间。 

依照本发明实施例所述的载板结构，还包括第一表面处理层与第二表面处理层。第一表面处理层配置于第一保护层所暴露出的第一埋入式线路层上。第二表面处理层配置于第二保护层所暴露出的第二埋入式线路层上。 

依照本发明实施例所述的载板结构，还包括增层结构，此增层结构包括堆叠设置于第一埋入式线路层和/或第二埋入式线路层上的至少一介电层与对应此介电层的金属导线层，其中金属导线层埋入此介电层中。 

本发明另提出一种载板结构的制作方法，此方法是先提供复合基板。复合基板包括第一基板与第二基板，其中第一基板具有彼此相对的第一表面与第二表面，第二基板具有彼此相对的第三表面与第四表面，且第二表面与第四表面接合。然后，于第一表面上形成第一介电层与位于第一介电层中的第一导通孔，以及于第三表面上形成第二介电层与位于第二介电层中的第二导通孔。之后，于第一介电层中形成第一埋入式线路层，以及于第二介电层中形成第二埋入式线路层，其中第ㄧ埋入式线路层与第一导通孔连接，且第一埋入式线路层的表面与第一介电层的表面齐平，第二埋入式线路层与第二导通孔连接，且第二埋入式线路层的表面与第二介电层的表面齐平。在形成第一埋入式线路层之后，于第一介电层上形成第一保护层，第一保护层暴露出部分第一埋入式线路层。在形成第二埋入式线路层之后，于第二介电层上形成第二保护层，第二保护层暴露出部分第二埋入式线路层。 

依照本发明实施例所述的载板结构的制作方法，在形成第一介电层与第一导通孔之前，还可以于第一表面上形成第一阻障层，以及在形成第二介电层与第二导通孔之前，还可以于第三表面上形成第二阻障层。 

依照本发明实施例所述的载板结构的制作方法，在形成第一保护层之后，还可以于第一保护层所暴露出的第一埋入式线路层上形成第一表面处理层，以及在形成第二保护层之后，可以于第二保护层所暴露出的第二埋入式线路层上形成第二表面处理层。