[发明专利]用于减小高-k介电层和III-V族化合物半导体器件之间的费米能级牵制的（110）表面定向

说明书

技术领域

本发明一般地涉及半导体领域，更具体地来说，涉及具有改进的器件性能的器件及其制造方法。 

背景技术

半导体集成电路（IC）工业经历了快速发展。IC材料和设计方面的技术进步产生了多代IC，其中，每一代都比前一代具有更小和更复杂的电路。这些进步增加了处理和制造IC的复杂性，并且对于将被实现的这些进步，需要IC处理和制造的类似发展。在IC演进的过程中，在几何尺寸（即，可以使用制造工艺产生的最小组件（或线））减小的同时，函数密度（即，每单位芯片面积的互连器件的数量）通常增加。该按比例缩小处理通常通过增加生产效率并且降低相关成本来提供优势。这样的按比例缩小还提出用于制造和处理IC器件的重大挑战。例如，当与基于硅的沟道器件相比较时，引入基于III-V族半导体材料的沟道器件可以提供改进的器件性能。然而，在III-V族半导体材料和绝缘体材料（诸如，栅极介电层）之间实现电无源界面（electrically passive interface）证明很难。即使不比基于硅的沟道器件更糟，这样的界面也通常会显示电有源缺陷，从而导致基于III-V族半导体材料的沟道器件也与基于硅的沟道器件类似地实施。从而，虽然现有的基于III-V族半导体材料的沟道器件及其制造方法通常适用于它们的期望目的，但是随着器件继续按比例缩小，它们已经不能在所有方面完全满足要求。 

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一 种器件，包括：III-V族化合物半导体衬底，包括具有（110）晶体定向的表面；以及栅叠层，设置在所述III-V族化合物半导体衬底上方，其中，所述栅叠层包括：高-k介电层，设置在具有所述（110）晶体定向的所述表面上方，以及栅电极层，设置在所述高-k介电层上方。 

在该器件中，所述III-V族化合物半导体衬底是InAs衬底。 

在该器件中，所述高-k介电层和具有所述（110）晶体定向的所述表面之间的界面基本没有所述III-V族化合物半导体衬底的本征氧化物。 

在该器件中，所述高-k介电层包括氧化铪（HfO₂）和氧化铝（Al₂O₃）中的一种。 

在该器件中，所述栅叠层没有界面氧化物层，所述界面氧化物层设置在所述高-k介电层和具有所述（110）晶体定向的所述表面之间。 

该器件进一步包括：源极区和漏极区，所述源极区和所述漏极区设置在所述III-V族化合物半导体衬底中，其中，所述栅叠层介于所述源极区和所述漏极区之间。 

根据本发明的另一方面，提供了一种集成电路器件，包括：III-V族化合物半导体衬底，包括鳍结构，其中，所述鳍结构包括：具有（100）晶体定向的顶面和具有（110）晶体定向的侧壁表面；栅极结构，横穿所述鳍结构，所述栅极结构横穿所述鳍结构的源极区和漏极区，使得沟道区被限定在所述源极区和所述漏极区之间；以及其中：硬掩模层设置在具有所述（100）晶体定向的所述鳍结构的所述顶面上方的所述沟道区中，以及所述栅极结构包括栅极介电层和栅电极，所述栅极介电层设置在所述硬掩模层和具有所述（110）晶体定向的所述鳍结构的所述侧壁表面上方，并且所述栅电极设置在所述栅极介电层上方。 

在该集成电路器件中，所述III-V族化合物半导体衬底是InAs衬底。 

在该集成电路器件中，所述栅极介电层设置在具有所述（110）晶体定向的所述鳍结构的所述侧壁表面上。 

在该集成电路器件中，所述栅极介电层和具有所述（110）晶体定向的所述鳍结构的所述侧壁表面之间的界面基本没有所述III-V族化合物半导体衬底的本征氧化物。 

在该集成电路器件中，所述硬掩模层包括：基于氧化物的介电材料和基于氮化物的介电材料中的一种。 

在该集成电路器件中，所述栅极介电层包括高-k介电材料。 

在该集成电路器件中，所述高-k介电材料包括HfO₂和Al₂O₃中的一种。 

在该集成电路器件中，所述栅极介电层和具有所述（110）晶体定向的所述鳍结构的所述侧壁表面之间的界面基本没有界面氧化物层。