“万幸仁”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果80个，建议您升级VIP下载更多相关专利

[发明专利]制造半导体器件的方法和半导体器件-CN201911205240.4有效
发明人：李宜静;柯志欣;万幸仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-29 - 公布日： 2023-09-26 - 主分类号： H01L21/336 文献下载
摘要：在制造半导体器件的方法中，在由半导体材料制成的沟道区域上方形成栅极介电层，在栅极介电层上形成第一阻挡层，在第一阻挡层上形成第二阻挡层，在第二阻挡层上形成第一功函调整层，去除第一功函调整层和第二阻挡层。在去除第一功函调整层和第二阻挡层之后，在栅极介电层上方形成第二功函调整层，并且在第二功函调整层上方形成金属栅电极层。本发明的实施例还涉及半导体器件。
制造半导体器件方法

[发明专利]半导体器件及其形成方法-CN202010076671.1有效
发明人：蔡俊雄;万幸仁;游国丰;叶明熙;沙哈吉·B.摩尔;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-01-23 - 公布日： 2023-07-14 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及半导体器件，该半导体器件包括具有顶面和栅极堆叠件的衬底。栅极堆叠件包括位于衬底上的栅极介电层和位于栅极介电层上的栅电极。半导体器件还包括多间隔件结构。该多间隔件包括形成在栅极堆叠件的侧壁上的第一间隔件、第二间隔件和第三间隔件。第二间隔件包括形成在第一间隔件的侧壁上的第一部分和形成在衬底的顶面上的第二部分。第二间隔件的第二部分在第一方向上具有逐渐减小的厚度。第三间隔件形成在第二间隔件的第二部分上和衬底的顶面上。半导体器件还包括形成在衬底中的源极/漏极区域，并且第三间隔件的部分邻接源极/漏极区域和第二间隔件的第二部分。本发明的实施例还涉及形成半导体器件的方法。
半导体器件及其形成方法

[发明专利]用于具有多个半导体器件层的半导体结构的系统和方法-CN201911377215.4有效
发明人：林以唐;蔡俊雄;万幸仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-07-31 - 公布日： 2023-06-02 - 主分类号： H01L27/12 文献下载
摘要：本发明提供了一种具有多个半导体器件层的半导体结构。该半导体结构包括第一掩埋氧化物和制造在第一掩埋氧化物之上的第一半导体器件层。第一半导体器件层包括图案化的顶面。包括绝缘体材料的毯式层制造在图案化的表面上方。该半导体结构还包括接合至毯式层的第二掩埋氧化物和制造在第二掩埋氧化物之上的第二半导体器件层。本发明还涉及用于具有多个半导体器件层的半导体结构的系统和方法。
用于具有半导体器件半导体结构系统方法

[发明专利]IC结构、操作IC制造系统的方法和IC布局图生成系统-CN201911052409.7有效
发明人：黄博祥;陈胜雄;柯志欣;张丰愿;万幸仁;田丽钧;许家铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-31 - 公布日： 2022-11-29 - 主分类号： H01L27/02 文献下载
摘要：操作IC制造系统的方法包括：基于所述单元的时序关键路径，确定单元的n型有源区域还是单元的p型有源区域是第一有源区域，在单元的IC布局图中沿单元高度方向定位第一有源区域，第一有源区域具有在垂直于单元高度方向的方向上延伸的第一总数量的鳍。该方法还包括沿单元高度方向在单元中定位第二有源区域，第二有源区域是与第一有源区域的n型或p型相反的n型或p型，并且具有小于第一的总数量的鳍的第二总数量的鳍，并且在该方向上延伸，并且将所述单元的IC布局图存储在单元库中。本发明的实施例还涉及IC结构和IC布局图生成系统。
ic 结构操作制造系统方法布局生成

[发明专利]制造半导体器件的方法-CN202110497055.8在审
发明人：蔡俊雄;林佑明;游国丰;叶明熙;沙哈吉·B·摩尔;钱德拉谢卡尔·普拉卡斯·萨万特;柯志欣;万幸仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-07 - 公布日： 2021-08-20 - 主分类号： H01L21/8238 文献下载
摘要：在制造半导体器件的方法中，通过图案化半导体层来形成鳍结构，并且在鳍结构上执行退火操作。在半导体层的图案化中，在鳍结构的侧壁上形成受损区域，并且退火操作消除了该受损区域。
制造半导体器件方法

[发明专利]半导体器件及其形成方法-CN202010750768.6在审
发明人：蔡俊雄;沙哈吉·B·摩尔;林佑明;万幸仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-07-30 - 公布日： 2021-02-02 - 主分类号： H01L23/522 文献下载
摘要：提供半导体器件及其形成方法。该半导体器件包括衬底、位于衬底内的深沟槽电容器(DTC)以及位于DTC和衬底上方的互连结构。互连结构包括与衬底电接触的密封环结构、与DTC电接触的第一导电通孔以及将密封环结构电耦接至第一导电通孔的第一导线。
半导体器件及其形成方法

[发明专利]半导体结构和形成半导体结构的方法-CN202010268658.6在审
发明人：萧茹雄;蔡俊雄;万幸仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-04-07 - 公布日： 2020-10-30 - 主分类号： H01L21/768 文献下载
摘要：形成半导体结构的方法包括接收具有衬底、位于衬底上方的导电部件以及位于导电部件上方的介电层的结构。该方法还包括在介电层中形成孔以暴露导电部件；在孔的侧壁上形成第一含金属层；并且在孔中形成由第一含金属层围绕的第二含金属层。第一含金属层和第二含金属层包括不同的材料。该方法还包括施加第一化学物质以使介电层凹进，从而使得第一和第二含金属层的顶部突出在介电层之上；并且将具有氟或氯的第二化学物质施加到第一含金属层的顶部，以将第一含金属层的顶部转化为金属氟化物或金属氯化物。本发明的实施例还涉及半导体结构。
半导体结构形成方法

[发明专利]半导体器件及其制造方法-CN202010287475.9在审
发明人： 万幸仁;蔡俊雄;沙哈吉·B·摩尔;许哲志;苏劲宇;曾柏翰;洪文瀚;林佑明;柯志欣 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-04-13 - 公布日： 2020-10-27 - 主分类号： H01L21/336 文献下载
摘要：在一种制造包括场效应晶体管(FET)的半导体器件的方法中，在衬底中形成牺牲区域，并且在衬底中形成沟槽。牺牲区域的部分暴露于沟槽中。通过至少部分地蚀刻牺牲区域来形成空间，在沟槽和空间中形成隔离绝缘层，并且形成栅极结构和源极/漏极区域。在源极/漏极区域下方的空间中形成空气间隔件。本发明的实施例还涉及半导体器件及其制造方法。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN202010328233.X在审
发明人：蔡俊雄;郑雅云;柯志欣;万幸仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-04-23 - 公布日： 2020-10-27 - 主分类号： H01L21/336 文献下载
摘要：一种包括FET的半导体器件，包括：隔离绝缘层，设置在衬底的沟槽中；栅极介电层，设置在衬底的沟道区域上方；栅电极，设置在栅极介电层上方；源极和漏极，设置为邻近沟道区域；以及嵌入式绝缘层，设置在源极、漏极和栅电极下方，并且嵌入式绝缘层的两端连接至隔离绝缘层。本发明的实施例还涉及制造半导体器件的方法。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN202010329115.0在审
发明人：蔡俊雄;林以唐;游国丰;林佑明;万幸仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-04-23 - 公布日： 2020-10-27 - 主分类号： H01L21/336 文献下载
摘要：在一种制造包括场效应晶体管(FET)的半导体器件的方法中，在衬底中形成牺牲区域，并且在衬底中形成沟槽。牺牲区域的部分暴露于沟槽中。通过至少部分地蚀刻牺牲区域来形成空间，在沟槽和空间中形成隔离绝缘层，并且形成栅极结构和源极/漏极区域。在源极/漏极区域下方的空间中形成空气间隔件。本发明的实施例还涉及半导体器件及其制造方法。
半导体器件及其制造方法

[发明专利]半导体装置及其制造方法-CN201610065159.0有效
发明人： 万幸仁;柯志欣;吴政宪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-01-14 - 公布日： 2020-05-26 - 主分类号： H01L21/205 文献下载
摘要：本发明公开了一种半导体装置及其制造方法，该半导体装置及其制造方法是一种具有外延层的半导体装置及其制造方法。半导体装置包括一基底，其内形成一沟槽且沟槽下方形成一凹口。凹口的侧壁具有(111)晶面取向(crystal orientation)。沟槽深度为大于或等于凹口侧壁的长度的一半。一外延层形成于凹口及沟槽内。沟槽的深度足以使形成于半导体基底与外延层之间界面的差排(dislocation)终止于沟槽侧壁。在本发明的半导体装置中，较大的凹口侧壁的长度具有较大的沟槽隔离区的厚度，以容许有足够的深度使差排终止于隔离区而非外延材料的上表面。
半导体装置及其制造方法

[发明专利]用于多层结构的层间连接件-CN201410431597.5有效
发明人：林以唐;万幸仁;陈能国 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-08-28 - 公布日： 2019-08-23 - 主分类号： H01L23/485 文献下载
摘要：本发明提供了用于制造半导体器件结构的系统和方法。一种示例性半导体器件结构包括第一器件层、第二器件层和层间连接结构。第一器件层包括第一导电层和在第一导电层上形成的第一介电层，第一器件层形成在衬底上。第二器件层包括第二导电层，第二器件层形成在第一器件层上。层间连接结构包括一种或多种导电材料并且配置为电连接至第一导电层和第二导电层，层间连接结构穿过至少部分第一介电层。第一导电层配置为电连接至第一器件层内的第一半导体器件的第一电极结构。本发明还涉及用于多层结构的层间连接件。
用于多层结构连接

[发明专利]用于具有多个半导体器件层的半导体结构的系统和方法-CN201410403874.1有效
发明人：林以唐;蔡俊雄;万幸仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-08-15 - 公布日： 2018-09-25 - 主分类号： H01L27/092 文献下载
摘要：本发明提供了一种制造具有多个半导体器件层的半导体结构的方法。该方法包括：提供块状衬底和在块状衬底上生长第一沟道材料，其中，沟道材料的晶格常数与块状衬底的晶格常数不同以将应变引入沟道材料。该方法还包括：在具有应变的第一沟道材料的块状衬底上制造第一半导体器件层，在第一半导体层之上制造包括介电材料的具有毯状顶面的缓冲层，将第二衬底的底面接合至毯状顶面，其中，第二衬底包括掩埋氧化物和位于掩埋氧化物之上的第二沟道材料，以及在第二衬底上制造第二半导体器件层。本发明还涉及用于具有多个半导体器件层的半导体结构的系统和方法。
用于具有半导体器件半导体结构系统方法

[发明专利]用于具有多个半导体器件层的半导体结构的系统和方法-CN201410032391.5有效
发明人：林以唐;蔡俊雄;万幸仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-01-23 - 公布日： 2018-08-28 - 主分类号： H01L27/02 文献下载
摘要：本发明提供了一种在不同半导体器件层上具有不同电路功能的多层半导体器件结构。半导体结构包括在块状衬底上所制造的第一半导体器件层。第一半导体器件层包括用于执行第一电路功能的第一半导体器件。第一半导体器件层包括不同材料的图案化顶面。半导体结构还包括在绝缘体上半导体衬底上所制造的第二半导体器件层。第二半导体器件层包括用于执行第二电路功能的第二半导体器件。第二电路功能不同于第一电路功能。接合表面连接在第一半导体器件层的图案化顶面和SOI衬底的底面之间。SOI衬底的底面经由接合表面接合至第一半导体器件层的图案化的顶面。本发明提供了用于具有多个半导体器件层的半导体结构的系统和方法。
半导体器件层电路功能半导体结构衬底图案化顶面半导体器件接合表面底面半导体器件结构绝缘体上半导体接合多层制造

[发明专利]具有不同沟道材料的多层半导体器件结构-CN201410345120.5有效
发明人：林以唐;万幸仁;柯志欣 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-07-18 - 公布日： 2018-07-27 - 主分类号： H01L23/522 文献下载
摘要：本发明提供了用于制造半导体器件结构的系统和方法。一个示例性半导体器件结构包括第一器件层和形成在第一器件层上的第二器件层。第一器件层形成在衬底上，且包括配置为传导第一电流的第一沟道结构，第一沟道结构包括能够承受第一加工温度的第一材料。第二器件层包括配置为传导第二电流的第二沟道结构，第二沟道结构包括能够承受第二加工温度的第二材料，第二加工温度等于或低于第一加工温度。本发明还涉及具有不同沟道材料的多层半导体器件结构。
器件层半导体器件结构沟道结构沟道材料加工多层传导第二材料第一材料衬底配置制造

1
2
3
4
5
6
下一页»
尾页
共 80 条