[发明专利]半导体封装以及封装半导体器件的方法

说明书

背景技术

所属领域中的扇出型方案需要对新晶圆重分布层（RDL）和凸块设施（bumping facilities）投入大量资本。此外，用于模压系统和改造工具的新设备需要能够在用于扇出型方案的拾取与放置系统中实现晶圆传送。

为最小化或免去上述费用，需要改进扇出型半导体封装工艺，使其能够使用与当前的晶圆级扇出型方案相关的现有设备工具和工艺。此外，需要生产出具有以下特征的扇出型半导体封装以及在封装应用中可能存在的系统来：这种扇出型半导体封装的外观超薄、晶圆级芯片尺寸封装（wafer level chip scale packaging）的I/O数较高，具有多级重分布层。此外，还需要生产出具有增强散热性能的半导体封装。

发明内容

本发明的实施方式大体上涉及半导体封装。在一项实施方式中，一种用于形成半导体封装的方法被提供。所述方法包括提供至少一个具有第一表面和第二表面的裸片（die）。所述裸片的第二表面包括多个导电垫（conductive pad）。该方法还包括提供永久载板（permanent carrier）以及将所述至少一个裸片连到该永久载板。所述至少一个裸片的第一表面面向所述永久载板。形成具有第一表面和第二表面的封盖（cap）以包封所述至少一个裸片。所述封盖的的第一表面与所述永久载板接触，且所述封盖的第二表面设置于不同于所述裸片的第二表面的其他平面上。

另一项实施方式中公开了一种用于形成半导体封装的方法。所述方法包括：提供至少一个具有第一表面和第二表面的裸片堆栈（die stack）。所述裸片堆栈的第二表面包括多个导电垫。提供一永久载板，且至少一个裸片堆栈被连接至所述永久载板。所述至少一个裸片堆栈的第一表面面向所述永久载板。形成具有第一表面和第二表面的封盖以包封所述至少一个裸片堆栈。所述封盖的第一表面与所述永久载板接触，且所述封盖的第二表面设置在不同于裸片堆栈的第二表面的其他平面上。

参阅以下说明和附图可以清楚地了解这些实施方式以及本专利申请文件公开的其他优点和特征。此外，应了解，本专利申请文件所述的各种实施方式的特征并不是互相排斥的，且可以进行各种组合和置换。

附图说明

在附图中，类似的参考标号通常是指不同视图中的相同的部分。同时，附图不必按比例绘制，而通常将重点放在说明本发明的原理上。在以下说明中，将参考以下附图来说明本发明的各项实施方式，其中：

图1和图2描绘的是半导体封装的各种实施方式；以及

图3a-h和图4a-c描绘的是用于形成半导体封装的方法的各种实施方式。

具体实施方式

各项实施方式涉及半导体封装和用于形成半导体封装的方法。所述封装用于封装一个或多个半导体裸片或芯片。如果存在一个以上的裸片，所述裸片可采用平面布置、垂直布置或这二种布置的组合来进行排列。例如，裸片可包括存储装置、逻辑装置、通信装置、光电装置、数字信号处理器（DSPs）、微控制器、系统级芯片（SOCs）以及其他类型的装置或上述装置的组合。此类封装可能并入电子产品或设备中，如电话、计算机、移动装置和移动智能产品。也可将所述封装并入其他类型的产品中。

图1描绘的是半导体封装100的一个实施方式的简化截面图，其中详细显示了A’部分。所述封装包括组合式或集成式布线基片110。布线基片包括第一主表面111和第二主表面112。例如，第一主表面可能指顶面，而第二主表面可能指底面。也可指定其他表面作为所述第一和第二主表面。在一项实施方式中，布线基片的第一主表面包括第一区域和第二区域111a-b。例如，第一区域是上面安装有裸片150的裸片或芯片区域，而第二区域是非裸片区域。在一项实施方式中，非裸片区域围绕裸片区域。例如，裸片区域可设置于其中安装有裸片150的中心部分以及位于裸片连接区域之外的非裸片区域111b中。例如，裸片区域可同心设置在布线基片外围内。也可使用裸片和非裸片区域的其他配置。

所述裸片可以是半导体裸片或芯片。例如，裸片可以是任意类型的集成电路（IC），如动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM）和包括可编程只读存储器（PROM）和闪存（flash memory）在内的各种类型的非易失性存储器等存储装置，光电装置、逻辑装置、通信装置、数字信号处理器（DSP）、微控制器、系统级芯片，以及其他类型的装置。