[发明专利]芯片堆叠结构及其制造方法

说明书

技术领域

本发明涉及一种半导体技术，特别是一种芯片堆叠结构及其制造方法。

背景技术

在现今的资讯社会中，电子产品的设计朝向轻、薄、短、小的趋势发展。利用三维芯片整合技术可实现高密度芯片构装，并具有高效率及低秏能等优点。例如，在强调多功能、小尺寸的可携式电子产品领域，包括固态硬盘(Solid State Disk/Drive,SSD)或动态随机存取存储器(DRAM)等，除可强化高速效能表现，亦可在同样的I/O数目下，降低芯片运行所需的功率损耗，同时满足容量、效能与I/O提高的需求。

现行三维芯片整合技术所采用的堆叠加工包括硅芯片穿孔内部互连(through-silicon-via,TSV)制造、微凸块(micro bump)接点制造、大晶片薄化(wafer thinning)、对准(alignment)、接合(bonding)及点胶等步骤。然而，就芯片/大晶片(chip-to-wafer,COW)接合技术而言，仍存在下列技术瓶颈。例如：接合加工的温度较高，可能造成较高的结构残留应力。在进行高密度的芯片封装时，由于切割道狭小，不利于后续点胶加工的进行。此外，点胶完成之后的模块仍需进行模塑(molding)，但由于既有的芯片堆叠是先将大晶片通过胶材暂时贴附于载具上，再于大晶片上进行芯片的堆叠，因此在完成模塑并且进行脱胶(debonding)时，会有部分胶材残留于凸块上，影响加工成品率。另外，封装模块与外部的中介基板或线路基板的接合介面容易受到破坏而影响整体产品的可靠度。

发明内容

本发明所要解决的技术问题是提供一种芯片堆叠结构，适于高密度的芯片封装，具有高加工成品率，可缩短加工时间，降低加工成本，并可进行大晶片级模封。

为了实现上述目的，本发明提供了一种芯片堆叠结构，其中，包括：

一第一芯片，具有一第一表面以及配置于该第一表面上的多个第一接点；

至少一第二芯片，堆叠于该第一表面上，且每一第二芯片具有面向该第一芯片的一第二表面、背对该第一芯片的一第三表面以及连接于该第二表面与该第三表面之间的多个侧面，每一第二芯片还包括：

多个第一凸块，配置于该第二表面上；

多个第二凸块，配置于该第三表面上，且每一第一凸块接合至相应的该第一接点或另一第二芯片的该第二凸块；以及

多个第一贯穿电极，分别连接相应的该第一凸块与该第二凸块；

一粘着材料，配置于该第一芯片以及该至少一第二芯片中的任两相邻芯片之间，以包覆每一第一凸块及其连接的该第一接点或另一第二芯片的该第二凸块，其中该粘着材料部分填满该两相邻芯片之间的间隙；以及

一模塑材料，配置于该第一表面上，以包覆该粘着材料以及每一第二芯片的该侧面，且该模塑材料填满该第一芯片以及该至少一第二芯片中的任两相邻芯片之间的间隙。

上述的芯片堆叠结构，其中，该粘着材料包含一第一填充物，该模塑材料包含一第二填充物，且该第一填充物的颗粒尺寸小于该第二填充物的颗粒尺寸。

上述的芯片堆叠结构，其中，该粘着材料包含一第一填充物，该模塑材料包含一第二填充物，且该第一填充物的重量百分浓度小于该第二填充物的重量百分浓度。

上述的芯片堆叠结构，其中，还包括一载板，具有一承载面以及位于该承载面上的多个第二接点，该第一芯片的该第一表面面向该载板，且至少一该第二芯片位于该第一芯片与该载板之间，其中最外侧的该第二芯片的该第二凸块接合至相应的该第二接点。

上述的芯片堆叠结构，其中，还包括一底胶，配置于该载板与最外侧的该第二芯片之间。

上述的芯片堆叠结构，其中，该载板还包括多个第二贯穿电极，分别连接相应的该第二接点。

上述的芯片堆叠结构，其中，该载板包括一线路基板(circuit substrate)或一中介基板(interposer)。

上述的芯片堆叠结构，其中，该第一凸块与该第二凸块的材质包括电镀金属或无电镀金属。

上述的芯片堆叠结构，其中，每一第二芯片还包括一第一绝缘层，位于该第二表面与该第一凸块之间，且该第一贯穿电极贯穿该第一绝缘层，以连接相应的该第一凸块。

上述的芯片堆叠结构，其中，每一第二芯片还包括一第二绝缘层，位于该第三表面与该第二凸块之间，且该第一贯穿电极贯穿该第二绝缘层，以连接相应的该第二凸块。

上述的芯片堆叠结构，其中，该模塑材料暴露出距该第一芯片最远的该第二芯片的该第三表面。

上述的芯片堆叠结构，其中，该模塑材料的多个侧面分别齐平于该第一芯片的多个侧面。