[发明专利]半导体结构及其制造方法

权利要求书

1.一种半导体结构，包括：

第一导电型的基板；

第二导电型的深阱，形成于该基板内并由该基板的表面向下扩展；

第一阱为该第一导电型，由该基板的表面向下扩展并形成于该深阱内；

第二阱为该第二导电型，在该深阱内由该基板的表面向下扩展并与该第一阱相隔一距离；

栅极，形成于该基板上并位于该第一阱和该第二阱之间；

绝缘物(isolation block)，由该基板的表面向下扩展并形成于该栅极与该第二阱间；

导电插塞(conductive plug)，包括：

第一部分，与该栅极电连接；和

第二部分，与该第一部分电连接并延伸于该绝缘物里。

2.如权利要求1所述的半导体结构，其中该第二部分与该绝缘物对应于该栅极下方的第一侧壁呈一第一间距。

3.如权利要求2所述的半导体结构，其中该第一间距为0.13μm至0.55μm。

4.如权利要求1所述的半导体结构，其中该第二部分与该绝缘物的底面呈一第二间距。

5.如权利要求4所述的半导体结构，其中该第二间距为0.1μm至0.3μm。

6.如权利要求4所述的半导体结构，其中该第二部分与该绝缘物的深度比例为0.25至0.75。

7.如权利要求1所述的半导体结构，还包括第一掺杂电极区，其为该第二导电型，由该基板的表面向下扩展并形成于该第一阱内。

8.如权利要求1所述的半导体结构，还包括第二掺杂电极区，其为该第二导电型，由该基板的表面向下扩展并形成于该第二阱内，且该绝缘物位于该栅极与该第二掺杂电极区之间。

9.如权利要求8所述的半导体结构，其中该第二部分与该第二掺杂电极区相距一第三间距。

10.如权利要求9所述的半导体结构，其中该第三间距为0.1μm至0.52μm。

11.如权利要求1所述的半导体结构，其中该第一部分形成于该栅极上并与该栅极接触。

12.如权利要求11所述的半导体结构，其中该第一部分与该第二部分为一体成型。

13.如权利要求11所述的半导体结构，其中该第二部分与该栅极相距一间隔，该第一部分和该第二部分以一导线连接。

14.如权利要求1所述的半导体结构，其中该绝缘物为一单层结构或一多层式复合结构。

15.如权利要求14所述的半导体结构，其中该绝缘物为一浅沟槽隔离物(Shallow Trench Isolation，STI)或一氧化物。

16.如权利要求14所述的半导体结构，其中该多层式复合结构的该绝缘物选自由二氧化硅(SiO₂)、氮氧化硅(SiON)、氮化硅(Si₃N₄)和高介电常数材质所组成的群组。

17.如权利要求16所述的半导体结构，其中该高介电常数材质为一或多种稀土金属氧化物，或一或多种镧系金属氧化物。

18.一种半导体结构的制造方法，包括：

提供一第一导电型的基板；

形成一第二导电型的深阱于该基板内，并由该基板的表面向下扩展；

形成该第一导电型的第一阱，由该基板的表面向下扩展并形成于该深阱内；

形成该第二导电型的第二阱于该深阱内，由该基板的表面向下扩展并与该第一阱相隔一距离；

形成一绝缘物(isolation block)，由该基板的表面向下扩展并一部分形成于该第二阱处；

形成一栅极于该基板上，并位于该第一阱和该第二阱之间，且该绝缘物的另一部分对应于该栅极的下方；

形成一导电插塞(conductive plug)包括电连接的第一部分和第二部分，其中该第一部分与该栅极电连接，该第二部分则延伸至该绝缘物里。

19.如权利要求18所述的制造方法，还包括：

形成该第二导电型的第一掺杂电极区于该第一阱内，且由该基板的表面向下扩展。