[发明专利]半导体元件堆叠结构

说明书

技术领域

本申请涉及一种堆叠结构，且特别是涉及一种半导体元件堆叠结构。

背景技术

在现今的资讯社会中，电子产品的设计是朝向轻、薄、短、小的趋势迈进，因此发展出诸如堆叠式半导体元件封装等有利于微型化的封装技术。

堆叠式半导体元件封装是利用垂直堆叠的方式将多个半导体元件封装于同一封装结构中，如此可提升封装密度以使封装体小型化，且可利用立体堆叠的方式缩短半导体元件之间的信号传输的路径长度，以提升半导体元件之间信号传输的速度，并可将不同功能的半导体元件组合于同一封装体中。

现行的堆叠式半导体元件封装通常会在半导体元件内制作多个穿硅孔(through silicon via，TSV)，以通过穿硅孔提供垂直方向的电连接路径。穿硅孔需具备良好的热机械可靠性(Thermo-Mechanical reliability)，以便于批量生产，但由于穿硅孔内填材料与硅晶之间热膨胀系数(coefficient of thermal expansion，CTE)的差异，使穿硅孔内产生热应力，进而导致塑料变形(plastic deformation)、应力诱发孔洞(stress induced voiding)和应力迁移(stress migration)，界面处的应力能导致剥离和填孔弹出(pop up)甚至导致芯片断裂等不可挽救的情形。

发明内容

本揭露的目的在于提供一种半导体元件堆叠结构，其能有效减少穿硅孔的热应力所造成的半导体元件的翘曲变形。

为达上述目的，本揭露一实施范例提出一种半导体元件堆叠结构，包括多个半导体元件及至少一加固结构。半导体元件相互堆叠，其中至少一半导体元件具有至少一穿硅孔。各至少一加固结构围绕相应的至少一穿硅孔，并且电性隔绝于半导体元件。至少一加固结构包括多个加固件及至少一连结件。加固件位于半导体元件之间，其中加固件在平面上的垂直投影围出封闭区域，且至少一穿硅孔在平面上的投影位于封闭区域内。连结件位于加固件在平面上的垂直投影的重叠区域内，用以连接加固件，而构成至少一加固结构。

为让本揭露的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1为本揭露一实施例的半导体元件堆叠结构的局部分解示意图；

图2为本揭露一实施例的加固结构及硅穿孔于平面上垂直投影的示意图；

图3为本揭露一实施例的加固结构的俯视示意图；

图4为设置加固结构与未设置加固结构的半导体元件的应力比较图；

图5A至图5E为本揭露五种不同实施例的加固结构的部分构件俯视图。

主要元件符号说明

100：半导体元件堆叠结构

110：半导体元件

110a：第一半导体元件

110b：第二半导体元件

112：穿硅孔

114：第一表面

116：第二表面

120：加固结构

122：加固件

122a：第一加固件

122b：第二加固件

124：连结件

130：缓冲层

140、140a、140b、140c：加固区段

142：开口

144：第一部分

146：第二部分

148a：凸出部

148b：缺口

150：线路

CR：封闭区域

D：连结件外径

d：穿硅孔外径

L：距离

OR：重叠区域

P1：加固件投影

P2：穿硅孔投影

W：加固件宽度

W1：第一部分宽度

W2：第二部分宽度

具体实施方式