[发明专利]具有带状打线的封装结构

说明书

技术领域

本发明是关于一种封装结构，特别是一种具有带状打线的封装结构，能有效解决高频下集肤效应所带来电阻过大的问题。

背景技术

在现代的资讯社会中，由集成电路(integrated circuit，IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。

一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线，接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连至一电路板，如一印刷电路板(printed circuit board，PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程式化的处理。

为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体元件，相关厂商开发出许多半导体晶片的堆叠技术，包括了覆晶封装(flip-chip)技术、多晶片封装(multi-chip package，MCP)技术、封装堆迭(package on package，PoP)技术、封装内藏封装体(package in package，PiP)技术等，都可以通过晶片或封装体间彼此的堆叠来增加单位体积内半导体元件的集成度。

在公知的技术中，现有的电子元件，特别是在高频的电子元件中有种称为集肤效应(skin effect)的问题。集肤效应是指在高频时导线中的电流密度会集中向导体的表面，造成于电流的分部不均并使得导体的阻抗变高，这也会造成传输过程中电压衰减以及讯号上升时间拉长。集肤效应会使得高密度封装存储器在高频的效能时会有讯号发生错误的问题。

因此，还需要一种设计良好的存储器封装结构，特别是在高频设计的存储器封装结构，考量到了集肤效应的影响，并具有相对应的结构设计。

发明内容

本发明于是提供了一种封装结构，特别是一种具有带状打线的封装结构，能有效公知技艺中解决高频下集肤效应所带来电阻过大的问题。

根据本发明的一个实施例，本发明提供了一种封装结构，包含有一第一芯片、一第二芯片以及一带状打线，其中带状打线连接第一芯片与第二芯片，且带状打线具有实质上为矩形的剖面。

根据本发明的另一个实施例，本发明提供了一种封装结构，包含有一第一芯片、一第二芯片、以及接触垫。第一穿硅通孔通过接触垫与第二穿硅通孔电性连接，且第一穿硅通孔与第一穿硅通孔的剖面实质上为矩形。

本发明由于考量到了高频情况下集肤效应的影响，以导线在运作下实质的截面积作为判断的标准，故采用了矩形剖面的打线，可以增加导线实质上的导通电流，进而降低阻抗。

附图说明

图1与图2所示为现有金导线与考量到集肤效应的金导线的示意图。

图3与图4为本发明带状打线与考量到集肤效应的带状导线的示意图。

图5所示为本发明的一个实施例中具有带状打线的封装结构示意图。

图6所示为本发明另一个实施例中具有带状穿硅通孔的封装结构示意图。

其中，附图标记说明如下：

100    圆形打线            400    封装结构

300    带状打线            402    第一芯片

302    封装结构            404    第二芯片

304    第一芯片            406    第一穿硅通孔

306    第二芯片            408    第二穿硅通孔

308    第一接触垫          410    接触垫

310    第二接触垫

具体实施方式

为使本发明所属技术领域的技术人员能进一步了解本发明，以下的说明举出了本发明几个优选实施方式，并配合附图与说明，以详细说明本发明的内容及所欲实现的效果。

在现有的技术中，我们可以知道导线的电阻与导线的截面积息息相关。请参考式(1)，