[发明专利]半导体装置的制作方法

说明书

技术领域

本发明有关一种半导体装置的制作方法，特别是一种通过分段式离子注入工艺而完成掺杂导电层的半导体装置的制作方法。

背景技术

常见的半导体装置例如：金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistors；MOSFET)多数是利用多晶硅(Poly-silicon)材料来制作栅极，通常是先沉积未掺杂的多晶硅层，在实施光刻蚀刻工艺形成栅极的结构后，再分别进行P类型或N类型掺杂剂的注入工艺与活化工艺。然而，由于步骤较繁复，且热预算(thermal budget)增加，因此，P型和N型晶体管之间的工艺范围(process window)的兼容性也较难控制。

此外，以多晶硅材料做为栅极结构的方法尚存在多晶硅栅极的空乏效应(poly depletion effect)及硼穿透(boron penetration)至信道区域等问题。当多晶硅栅极在反转阶段(Inversion)时，带电荷的载子会累积在多晶硅栅极与栅极介电层之间，使得靠近栅极介电层的部分多晶硅栅极表现犹如绝缘区域，造成等效栅极介电层的厚度增加，且有效栅极电容(Effect Gate Capacitance)也会随之下降，进而降低栅极电容的总值，导致金氧半导体晶体管驱动能力的衰退。

因此，如何以简单的步骤制作一种可解决空乏效应的半导体装置，是半导体业界一项重要课题。

发明内容

有鉴于此，本发明公开一种半导体装置的制作方法，可以解决上述的空乏效应的问题。

根据本发明的一优选实施例，本发明提供一种半导体装置的制作方法，包括：首先，提供一半导体基底，且半导体基底包括有一第一有源区以及一第二有源区。接着，依次于半导体基底上形成一含掺杂剂的第一导电层以及一未含掺杂剂的第二导电层。然后，对第一有源区的第二导电层进行一第一离子注入工艺，其中第一离子注入工艺所使用的掺杂剂与第一导电层的掺杂剂不同。

本发明利用分段式离子注入工艺包括先形成含掺杂剂的第一导电层，对第一有源区的第二导电层进行一第一离子注入工艺，以及选择性对第二有源区的第二导电层进行一第二离子注入工艺，以完成具有不同导电型的栅极结构，使不同导电型的栅极结构均具有预定的掺杂剂浓度，以避免空乏效应的发生，有助于改善半导体装置的电性表现，此外，制造工艺的简化也可降低半导体装置的的生产成本。

附图说明

图1至图6为根据本发明的第一优选实施例所绘示的半导体装置的制作方法的示意图。

其中，附图标记说明如下：

10      半导体基底        12      第一有源区

14      第二有源区        16      井区

18      介电层            20      第一导电层

22      第二导电层        24、26  掩模层

28、30  导电层            32      金属层

34      第一栅极结构      36      第二栅极结构

38      间隙壁            39、40  源极/漏极掺杂区

42      NMOS晶体管        44      PMOS晶体管

46、48  轻掺杂漏极区

具体实施方式

图1至图6为根据本发明的第一优选实施例所绘示的半导体装置的制作方法的示意图。如图1所示，首先，提供一半导体基底10，半导体基底10包括有一第一有源区12以及一第二有源区14，分别用来形成具有不同导电型的晶体管组件NMOS晶体管以及PMOS晶体管，且可预先形成一井区16于半导体基底10中。半导体基底10可包含例如一由硅、砷化镓、硅覆绝缘(SOI)层、外延层、硅锗层或其它半导体基底材料所构成的基底。根据本发明的优选实施例，半导体基底10可以是P型硅基底，且预先形成一N型井区16于第二有源区14的半导体基底10中。接着，形成一介电层18于半导体基底10上，介电层18可由利用热氧化或沉积等工艺所形成的硅氧化物、氮氧化物或介电常数大于4的高介电常数介电层等绝缘材料所构成。根据本发明的优选实施例，介电层18可以是利用热氧化方式成长的二氧化硅。