[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及在同一基板上具有MOSFET、电容元件以及电阻元件的半导体装置及其制造方法。

背景技术

近年来，在模拟电路中大量使用电容元件、电阻元件，随着电路的大规模化以及高集成化，在同一半导体衬底上混装有晶体管元件、电容元件以及电阻元件的半导体装置成为主流。

尤其在模拟电路中大量使用由多晶硅构成的高电阻的电阻元件。此时，作为稳定地使电阻元件高电阻化的有用方法，采取了使电阻元件的膜厚变薄的方法。另一方面，关于各个电路元件的制造方法，是以结构一体化、工艺共同化为目标来简化制造步骤，因而晶体管的栅电极与电容元件的下部电极、电容元件的上部电极与电阻元件往往分别由相同的多晶硅膜同时形成。

因此，当为了电阻元件的高电阻化而使电阻元件的膜厚变薄时，电容元件的上部电极的膜厚也同时变薄。

当电容元件的上部电极的膜厚变薄时，产生以下的缺陷。

(a)电容元件的上部电极的接触孔的深度浅，因而容易被过蚀刻，以及由于可靠性劣化或触点的穿透从而无法作为电容元件进行工作。

(b)当膜厚薄时，电阻变高，寄生电阻等的电压依存性变大，成为作为电极的功能降低的原因。

专利文献1公开了一种在具有接触孔长度不同的触点的半导体装置中，防止与浅接触孔对应的电路元件的表面被过蚀刻的手段。根据上述专利文献1，在各个电路元件上形成氮化膜，使上述氮化膜成为阻挡膜，防止在用于形成接触孔的蚀刻时被过蚀刻。

专利文献：日本特开2003-282726号公报

但是，上述专利文献1所述的半导体装置的制造方法虽然在利用相同的多晶硅膜形成模拟元件所需的高电阻元件和电容元件时，是上述缺陷(a)的解决对策，但不是上述缺陷(b)的解决对策，从而无法制造具有充分功能的电容元件。

发明内容

因此，本发明的目的是提供一种在同一半导体衬底上具有晶体管元件、电容元件以及电阻元件的半导体装置中，可制造具有充分功能的电容元件的半导体装置的制造方法。

在本发明中，为了达成上述目的而采用了以下的手段。

为了使电阻元件的上部表面处于比电容元件的上部电极的上部表面高的位置，在有源区域形成电容元件，在元件分离区域形成电阻元件之后，在使表面平坦化的同时将半导体衬底表面削至电阻元件成为期望的膜厚。此时，利用有源区域与元件分离区域的阶差，同时形成膜厚较薄的电阻元件和膜厚较厚的电容元件。

可制造出利用由上述手段形成的膜厚较厚的电容元件的上部电极来防止伴随触点的穿透或高电阻化而引起的电压依存性增加等特性劣化，具有充分功能的电容元件。

根据本发明，在同一半导体衬底上具有晶体管元件、电阻元件以及电容元件的半导体装置中，利用有源区域与元件分离区域的阶差，同时形成膜厚较薄的高电阻的电阻元件和膜厚较厚的电容元件的上部电极，由此，能够制造可使工艺与模拟电路所需的高电阻元件共同化且具有充分功能的电容元件。

附图说明

图1是示出本发明的半导体装置的元件构造的剖视图。

图2是示意性示出本发明的制造过程的步骤剖视图。

图3是示意性示出接在图2之后的本发明的制造过程的步骤剖视图。

图4是示意性示出接在图3之后的本发明的制造过程的步骤剖视图。

符号说明

1半导体衬底

2元件分离区域

3晶体管形成区域

4阱区域

5源区以及漏区

6栅氧化膜

7栅电极

8电容元件下部电极

9电容绝缘膜

10电容元件上部电极

11电阻元件

12层间绝缘膜

13接触孔

14P型半导体衬底

15元件分离区域

16晶体管区域

17P阱区域

18栅氧化膜

19栅电极

20电容元件下部电极

21源区以及漏区

22电容元件区域

23电容绝缘膜

24电阻元件区域

25电容元件上部电极

26电阻元件

27层间绝缘膜

具体实施方式

以下，对本发明的实施方式进行详细说明。

图1是用于说明在本实施方式中制造的在同一基板上具有晶体管元件、电容元件以及电阻元件的半导体装置的构造的图。