[发明专利]嵌入式封装件及其制造方法

说明书

技术领域

本发明的实施例涉及一种嵌入式封装件及其制造方法

背景技术

随着便携式电子产品的广泛应用，半导体器件日益需要小型化和大容量。为了实现小型化和大容量，大量的半导体芯片需要安装在半导体封装件中，并且半导体封装件需要轻、薄及紧凑。在努力实现上述结构过程中，现有技术中已经提出了嵌入式封装件，其中芯片嵌入板中而不是设置在板的表面上。

图1是示出已知嵌入式封装件的截面图。

参见图1，凸块(bump)2形成在半导体芯片1的接合焊盘1A上。半导体芯片1通过粘合部件8以面向上的形式连接到芯层(core layer)3，并且绝缘部件4层叠在半导体芯片1和芯层3上。然后，蚀刻绝缘部件4以平坦化，从而露出凸块2。在凸块2和绝缘部件4上形成电路配线5以电连接到凸块2后，阻焊图案6形成在绝缘部件4和电路配线5上以露出电路配线5的一部分，并且焊料球7安装到电路配线5的露出部分。

如上所述构造的嵌入式封装件就高速运行而言具有优点，这是由于半导体芯片1和诸如焊料球7的外连端子之间电信号的传输长度缩短的事实。然而，因为半导体芯片1的有效区域和电路配线5之间的距离H很短，所以半导体芯片1的集成电路和电路配线5之间感应的寄生电容变大，并且难于实现高速运行，尽管缩短了电信号的传输长度。

虽然半导体芯片1和电路配线5之间的距离H可通过增加凸块2的高度而加长，但是，如果凸块2的高度增加，则相邻凸块2可能被短路。

发明内容

本发明的实施例针对适合于高速运行的嵌入式封装件。

另外，本发明的实施例针对制造嵌入式封装件的方法。

在本发明的实施例中，嵌入式封装件包括：半导体芯片，分成单元区域和外围区域，该半导体芯片具有第一表面和背向第一表面的第二表面，并且包括第一表面上的单元区域中形成的集成电路、第一表面上的外围区域中形成的接合焊盘以及接合焊盘之上形成的凸块；芯层，连接到半导体芯片的第二表面；绝缘构件，形成在半导体芯片和芯层之上，并且具有露出凸块的开口；以及电路配线，形成在绝缘构件和凸块之上，并且与凸块电连接，其中单元区域中形成的绝缘构件的厚度大于凸块的高度。

单元区域中形成的绝缘构件的厚度可比凸块的高度大10μm～500μm。

外围区域中形成的绝缘构件的厚度可等于或小于单元区域中形成的绝缘构件的厚度。

外围区域中的绝缘构件可形成为其厚度在凸块两侧与凸块的高度相同，而从凸块的两侧朝着单元区域逐渐增加。具体而言，外围区域中形成的绝缘构件可具有直线斜面。在此情况下，凸块的上表面和外围区域中形成的绝缘构件的上表面限定的夹角可为钝角。与此不同，外围区域中形成的绝缘构件可具有台阶形状或弯曲的斜面。同时，外围区域中形成的绝缘构件的厚度可与凸块的高度相同。

嵌入式封装件还可包括：阻焊图案，形成在绝缘构件和电路配线之上，并且露出电路配线的一部分；以及外连端子，安装到电路配线通过阻焊图案露出的部分。

单元区域分成至少两个部分，并且外围区域形成在这些部分之间。

在本发明的实施例中，制造嵌入式封装件的方法包括：制备半导体芯片，该半导体芯片分成单元区域和外围区域，具有第一表面和背向第一表面的第二表面，并且包括第一表面上的单元区域中形成的集成电路、第一表面上的外围区域中形成的接合焊盘以及接合焊盘之上形成的凸块；将半导体芯片的第二表面连接到芯层；在半导体芯片和芯层之上形成绝缘构件以具有露出凸块的开口且具有大于凸块的高度的厚度；以及在绝缘构件之上形成电路配线以与凸块电连接。

形成绝缘构件和形成电路配线可包括：在芯层之上放置初始的绝缘构件，初始的绝缘构件具有第三表面和背向第三表面的第四表面，并且在第三表面上形成有导电层，以使第四表面面对半导体芯片；采用模子在半导体芯片和芯层之上层叠初始的绝缘构件，模子具有对应于外围区域的凸起，以使导电层与凸块电连接；以及图案化导电层，并且形成电路配线。

形成绝缘构件可包括：在半导体芯片和芯层之上放置初始的绝缘构件；以及采用具有对应于外围区域的凸起的模子在半导体芯片和芯层之上层叠初始的绝缘构件，从而露出凸块。

形成绝缘构件可包括：在半导体芯片和芯层之上放置初始的绝缘构件；在芯层和半导体芯片之上层叠初始的绝缘构件，并且形成覆盖凸块的绝缘构件；以及去除绝缘构件在外围区域中的一部分，从而露出凸块。

在形成电路配线后，该方法还可包括：在绝缘构件和电路配线上形成阻焊图案以具有露出电路配线的一部分的开口；以及安装外连端子到电路配线的露出部分。

附图说明