[发明专利]半导体结构及其制作方法

说明书

技术领域

本发明是有关于一种半导体结构及其制作方法，且特别是有关于一种金属氧化物半导体结构及其制作方法。

背景技术

在高电压的系统中，金属氧化物半导体元件具有高关闭击穿电压(Vbd)以及在操作时低导通阻值(Ronsp)是重要的，以使半导体元件能承受更高的电压，让更多的电流在漏极与源极之间流动，以提高元件的功率。然而，关闭击穿电压与导通阻值是相伴的，关闭击穿电压增加，相对地也会造成导通阻值的增加，因此，在设计半导体元件时，无法使关闭击穿电压趋向极大值。所以，如何提高半导体元件的关闭击穿电压，并降低操作时的导通阻值是业界亟欲解决的问题。

发明内容

本发明是有关于一种半导体结构及其制作方法，通过改变介电层的厚度及长度，以减少热载子效应并提高击穿电压。

根据本发明的一方面，提出一种半导体结构，包括一第一导电型的衬底、一形成于衬底中的第二导电型的阱区、一第一掺杂区、一第二掺杂区、一场氧化物、一第一介电层以及一第二介电层。第一掺杂区与一第二掺杂区形成于阱区中。场氧化物形成于阱区的表面区域，且位于第一掺杂区与第二掺杂区之间。第一介电层形成于阱区的表面区域，且覆盖场氧化物的一边缘部分，第一介电层具有一第一厚度。第二介电层形成于阱区的表面区域，第二介电层具有一第二厚度。第二厚度小于第一厚度。

根据本发明的另一方面，提出一种半导体结构的制作方法，包括下列步骤。提供一第一导电型的衬底。形成一第二导电型的阱区于衬底中。形成一第一掺杂区与一第二掺杂区于阱区中。形成一场氧化物于阱区的表面区域，且位于第一掺杂区与第二掺杂区之间，场氧化物的一边缘部分与第二掺杂区之间具有一通道区。形成一第一介电层，以覆盖场氧化物的边缘部分，第一介电层具有一第一厚度。形成一第二介电层，以覆盖阱区的表面区域，第二介电层具有一第二厚度。第二厚度小于第一厚度。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示依照本发明一实施例的半导体结构的示意图。

图2A至图2F分别绘示依照本发明一实施例的半导体结构的制作方法的示意图。

【主要元件符号说明】

100：半导体结构

101：掩模层

110：衬底

120：阱区

130：第一掺杂区

131：重掺杂区

132：漏极端

133：源极端

134：基极端

140：场氧化物

141：边缘部分

150：介电材料层

151：第一介电层

152：端部

160：第二介电层

170：栅极导电层

180：第二掺杂区

181：本体区

182：重掺杂区

190：通道区

X1、X2：厚度

L1、L2：长度

具体实施方式

本发明提供的半导体结构及其制作方法，是利用厚的介电层覆盖在场氧化物的边缘部分，故可避免较高的尖端电场发生在场氧化物的边缘部分，以减少热载子效应(hot carrier effect)。此外，栅极导电层可通过厚度不同的二介电层提供适当的绝缘，以避免电击穿的现象发生在栅极导电层与本体区之间。

以下是提出各种实施例进行详细说明，实施例仅用以作为范例说明，并非用以限缩本发明欲保护的范围。