[发明专利]半导体存储器件及其访问方法

说明书

技术领域

本发明涉及一种半导体存储器件及其访问方法，更具体地，涉及使用异质结晶体管的半导体存储器件及其访问方法。

背景技术

在两晶体管/一电容器(2T/1C)配置的存储器单元中，电容器C用于存储电荷，用于表示数字“1”和“0”，第一控制晶体管Q1和第二控制晶体管Q2分别用于执行写入操作和读取操作。

2T/1C存储器单元利用电容器存储数据，必须定期进行刷新，因此只能作为动态随机存取存储器(DRAM)。刷新周期应当小于电容器的保持时间。2T/1C存储器单元的定期刷新使得存储器控制电路复杂化并耗费电能。

在2T/1C存储器单元中，为了获得尽可能大的保持时间，需要形成大电容值的电容器，这增加了芯片占用面积，从而减小了存储器单元的集成度。

因此，仍然期望开发其中不使用电容器的存储器单元。

发明内容

本发明的目的是提供一种可以高密度集成并且减小刷新操作的半导体存储器件及其访问方法。

根据本发明的一方面，提供一种半导体存储器件，包括氧化物异质结晶体管，所述氧化物异质结晶体管包括氧化物衬底；位于氧化物衬底上的氧化物薄膜，其中氧化物衬底和氧化物薄膜之间的界面层表现出二维电子气的特性；位于氧化物薄膜上并且与界面层电连接的源电极和漏电极；位于氧化物薄膜上的前栅；以及位于氧化物衬底下表面上的背栅，其中，氧化物异质结晶体管的源电极和漏电极分别与用于执行读取操作的第一字线和第一位线相连接，前栅和背栅分别与用于执行写入操作的第二字线和第二位线相连接。

根据本发明的另一方面，提供一种半导体存储器件，包括氧化物异质结晶体管，所述氧化物异质结晶体管包括半导体衬底；位于半导体衬底上的掩埋的背栅；位于背栅上的氧化物基底层；位于氧化物基底层上的氧化物薄膜，其中氧化物基底层和氧化物薄膜之间的界面层表现出二维电子气的特性；位于氧化物薄膜上并且与界面层电连接的源电极和漏电极；以及位于氧化物薄膜上的前栅，其中，氧化物异质结晶体管的源电极和漏电极分别与用于执行读取操作的第一字线和第一位线相连接，前栅和背栅分别与用于执行写入操作的第二字线和第二位线相连接。

根据本发明的另一方面，提供一种访问上述半导体存储器件的方法，包括：在读取操作中，通过第一字线和第一位线，向源电极和漏电极施加恒定的电流，并测量源电极和漏电极上的电压，以获得界面层的电阻态；以及在写入操作中，在保持第一字线和第一位线浮置的同时，通过第二字线和第二位线，向前栅和背栅施加偏压，以改变界面层的电阻态。

本发明的半导体存储器件是1T配置的存储器件，其中的氧化物异质结晶体管既作为存储元件，又作为控制元件。因而，该半导体存储器件不需要使用额外的电容器。

相对于使用电容器的存储器件，本发明的存储器件的芯片占用面积显著减小，从而提高中了存储器单元的集成度。并且，利用氧化物异质结场效应晶体管的记忆效应，可以长久保持存储的数据，降低刷新操作的频率。如果氧化物异质结场效应晶体管的保持时间大于工作周期，甚至不需要进行刷新操作。因而，本发明的1T存储器件可以明显降低能耗，并且可以减小存储器控制电路的复杂程度。

本发明的半导体存储器件的制备工艺与现有的半导体工艺完全兼容，例如包括外延薄膜的生长技术(PLD，MBE，ALD，CVD、溅射等)，图形化技术(光刻、电子束曝光技术等)，刻蚀(干法等离子体刻蚀、化学腐蚀液刻蚀等)、金属淀积以及剥离技术，平坦化技术(SOG、CMP等)，注入及热退火等技术。因而，可以低成本地制造本发明的半导体存储器件。

附图说明

图1示出了根据本发明的实施例的氧化物异质结晶体管的结构示意图。

图2示出了根据本发明的实施例的半导体存储器件的等效电路图，其中使用图1所示的氧化物异质结晶体管。

图3示出了使用根据本发明的实施例的存储器阵列。

具体实施方式

在下文中，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。