[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明是有关于半导体结构及其制造方法，特别是有关于具有静电放电防护装置的半导体装置及其制造方法。

背景技术

半导体结构被使用于许多产品之中，例如MP3播放器、数字相机、计算机等的元件中。随着应用的增加，对于半导体结构的需求也趋向较小的尺寸、较大的电路密度。然而，在半导体结构中，不同功效的装置往往是以分开的工艺独立制造，因此工艺复杂且成本高。

静电放电(ESD)是不同物体与静电电荷累积之间静电电荷转移的现象。ESD发生的时间非常的短暂，只在几个纳秒的程度之内。ESD事件中产生非常高的电流，且电流值通常是几安培。因此，一旦ESD产生的电流流过半导体结构，半导体结构通常会由于高能量的密度而被损坏。故当通过机械、人体或充电装置在半导体结构中产生静电电荷时，ESD防护装置必须提供放电路径以避免半导体结构受到损坏。然而，在高压电场中，目前的ESD防护装置仍无法有效提供高压的ESD防护效能，例如小于2KV，因此难以应用在保护各种高压装置。

发明内容

本发明是有关于半导体结构及其制造方法。半导体结构的操作效能佳，且制造方法简单、成本低。

提供一种半导体结构。半导体结构包括第一掺杂区、第二掺杂区、第一导电结构与第二导电结构。第一掺杂区包括第一接触区。第一掺杂区与第一接触区具有第一导电型。第二掺杂区包括第二接触区。第二掺杂区与第二接触区具有相反于第一导电型的第二导电型。

提供一种半导体结构的制造方法。方法包括以下步骤。于衬底中形成第一掺杂区。第一掺杂区包括第一接触区。第一掺杂区与第一接触区具有第一导电型。于衬底中形成第二掺杂区。第二掺杂区包括第二接触区。第二掺杂区与第二接触区具有相反于第一导电型的第二导电型。第一掺杂区是邻近第二掺杂区。

下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示一实施例中半导体结构的上视图。

图2绘示一实施例中半导体结构的剖面图。

图3绘示一实施例中半导体结构的剖面图。

图4至图8绘示一实施例中半导体结构的制造流程。

图5绘示一实施例中半导体结构的剖面图。

图6绘示一实施例中半导体结构的剖面图。

图7绘示一实施例中半导体结构的剖面图。

图8绘示一实施例中半导体结构的剖面图。

图9绘示一实施例中半导体结构的剖面图。

图10绘示一实施例中半导体结构的剖面图。

图11绘示一实施例中半导体结构的剖面图。

图12绘示一实施例中半导体结构的剖面图。

图13绘示一实施例中半导体结构的剖面图。

图14绘示一实施例中半导体结构的剖面图。

图15绘示一实施例中半导体结构的剖面图。

图16绘示一实施例中半导体结构的剖面图。

图17绘示一实施例中半导体结构的剖面图。

图18绘示一实施例中半导体结构的剖面图。

图19显示的实施例与比较例的静电放电防护测试的结果。

【主要元件符号说明】

2、102、202、302、402、502、602、702、802、902、1002：第一元件区；

4：第二元件区；

6：第三元件区；

8：第一掺杂区；

10：第二掺杂区；

12：第一接触区；

14：第一体掺杂部份；

16、116、916：侧掺杂部份；

18：第二接触区；

20、720：第二体掺杂部份；

22、422：介电结构；

24：第一介电部份；

26：第二介电部份；

28、228、328：顶掺杂层；

30：栅结构；

32：第三接触区；

34、634：第一导电结构；

36、636：第二导电结构；

38、42：导电层；

40、74：导电插塞；

44：金属层间介电层；

46、846：第一掺杂埋藏区；

48：衬底；

50、850：第二掺杂埋藏区；

52：掺杂埋藏层；

54、56、58、68：阱区；

60、62、64、70：重掺杂区；

66：介电质；