[发明专利]适形掩模封装结构及检测方法

说明书

技术领域

本发明是与封装工艺中利用适形掩模(conformal shielding)达到电磁干扰(electromagnetic interference；简称EMI)屏蔽功能的技术有关，特别是关于一种适形掩模封装结构，以及用以检测其屏蔽效能的检测方法，并且前述封装结构与检测方法亦可适用于同时使用适形掩模(conformal shielding)与分段型掩模(compartment shielding)的情况。

背景技术

适形掩模是指在封装工艺中以金属溅镀、喷涂或其他镀膜方式在电子模块的外周面形成一导电掩模层，由于该模块在镀膜之前经过基板裁切作业，因而具有多个显露在外的内接地导电结构，该导电掩模层覆盖该模块后会与所述内接地导电结构电性连接，由此，该导电掩模层可防止该模块的电路受外部电磁波干扰。

然而，适形掩模封装结构容易因基板裁切不良、导电掩模层不均匀或与内接地导电结构连接不良，进而导致屏蔽效能不佳的问题，因此，为了确保适形屏蔽的质量，封装结构完成后的屏蔽效能检测就必须以X光扫描，或者抽样进行切剖(cross section)的破坏性检测，如此一来，就需要利用昂贵的X光扫描仪器，甚至是破坏成品，增加了物料的浪费，因此仍有待改进。

发明内容

有鉴于上述缺点，本发明的主要目的在于提供一种适形掩模封装结构及检测方法，不需通过昂贵仪器，亦不需破坏成品，即可检测封装结构的屏蔽效能。

为达成上述目的，本发明所提供的适形掩模封装结构包含有一基板、至少一设于该基板上的芯片模块、一遮盖该芯片模块的封胶体，以及一遮盖该封胶体的导电掩模层，该基板具有多个相互电性连接的内接地导电结构，且其中多个内接地导电结构是与该导电掩模层连接；该封装结构的特征在于该基板更具有至少一显露在外的独立导电结构，且该独立导电结构是与该导电掩模层连接。

较佳的，该基板的多个侧边分别设有一该独立导电结构。此外，当该芯片模块的数量为多个且有电磁屏蔽隔间需求时，至少一独立导电结构设于所述芯片模块之间，该基板设有与该独立导电结构导电的一第一导体，该封胶体设有一凹槽以容设一第二导体，且该第二导体是电性连接该第一导体与该导电掩模层。

本发明所提供的适形掩模检测方法包含有下列步骤：

a)提供一封装结构，该封装结构包含有一基板、一设于该基板上的芯片模块、一遮盖该芯片模块的封胶体，以及一遮盖该封胶体的导电掩模层，该基板具有多个相互电性连接的内接地导电结构，以及一显露在外的独立导电结构，且该独立导电结构及其中多个内接地导电结构是与该导电掩模层连接；以及

b)量测该独立导电结构与该导电掩模层或另一独立导电结构或该基板上一接地点之间的电阻值，并判断该电阻值是否小于一标准值。

其中，该接地点连接该内接地导电结构或该基板内一接地层，并且显露在外。

该封装结构制作完成后可通过前述检测方法进行检测。若测得的电阻值大于标准值，则被量测的独立导电结构可能有裁切不良或与该导电掩模层连接不良的问题，或者，该导电掩模层有厚度分布不均的问题。若每一独立导电结构都经过电阻量测的步骤，并且各该电阻值都小于或等于标准值，则该封装结构即可被判定具有良好的电磁掩模效果。

有关本发明所提供的适形掩模封装结构及检测方法的详细构造、特点、组装或使用方式，将于后续的实施方式详细说明中予以描述。然而，在本发明领域中具有通常知识者应能了解，所述详细说明以及实施本发明所列举的特定实施例，仅是用于说明本发明，并非用以限制本发明的专利申请范围。

附图说明

以下将通过所列举的实施例配合随附的附图，详细说明本发明的技术内容及特征，其中：

图1为本发明一第一实施例所提供的适形掩模封装结构的剖视示意图；

图2为本发明一第一实施例所提供的适形掩模封装结构的基板的侧面的示意图；

图3为本发明该第一实施例所提供的适形掩模封装结构的一基板内层的一接地层的示意图；

图4为本发明该第一实施例所提供的适形掩模封装结构的基板的底面的示意图；以及

图5为本发明一第二实施例所提供的适形掩模封装结构的剖视示意图。

具体实施方式

请参阅各附图，本发明一第一实施例所提供的适形掩模封装结构10包含有一基板20、至少一个设于该基板20上的芯片模块30、一遮盖该芯片模块30的封胶体60，以及一掩模该封胶体60的导电掩模层70，其中该芯片模块30的数量在本实施例中为二个。