[发明专利]碳化硅半导体装置及其制造方法

说明书

技术领域

本发明涉及一种碳化硅半导体装置，特别涉及一种用于降低MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）中的栅极氧化膜的漏电流的技术。

背景技术

近年来，作为能够实现高耐电压、低损耗以及高耐热的新一代的开关元件，认为使用碳化硅（SiC）构成的半导体装置有前景，期待应用至逆变器等功率半导体装置中。但是，在碳化硅半导体装置中残留有大量应解决的课题。

在利用碳化硅形成的MOSFET中，为了降低通电时的损耗，使源极区域的薄层电阻、源极区域和电极的欧姆接触电阻下降这一点很重要，因此，必须提高源极区域的杂质浓度。但是，在源极区域的杂质浓度高的情况下，在该源极区域上的栅极氧化膜中漏电流增大。

作为栅极氧化膜的形成方法，可以举出热氧化法和化学气相生长（Chemical Vapor Deposition；CVD）法（例如专利文献1～4）。另外，作为热氧化法，存在在含有氧气（O₂）和水蒸气（H₂O）的气氛中进行的湿式氧化、和在含有氧气而不含有水蒸气的气氛中进行的干式氧化。

专利文献1：日本特开平11-297712号公报

专利文献2：日本再表2008/056698号公报

专利文献3：日本特表2006-524433号公报

专利文献4：日本特开2001-210637号公报

发明内容

如上所述，在利用碳化硅形成的MOSFET中，如果提高源极区域的杂质浓度，则使源极区域低电阻化，但栅极氧化膜的漏电流增大。相反地，如果降低源极区域的杂质浓度，则能够使栅极氧化膜的漏电流减小，但源极区域的电阻增大。即，在现有的MOSFET中，源极区域的低电阻化与栅极氧化膜的漏电流的降低呈二律背反的关系。

本发明就是为了解决上述课题而提出的，其目的在于提供一种碳化硅半导体装置及其制造方法，能够同时实现MOSFET的源极区域的低电阻化和栅极氧化膜的漏电流的降低。

本发明的第1方案所涉及的碳化硅半导体装置的特征在于，具有MOSFET，该MOSFET具有：阱区域，其形成在碳化硅半导体层的上表面部分；源极区域，其形成在所述阱区域的上表面部分；栅极氧化膜，其形成在所述阱区域以及所述源极区域上；以及栅极电极，其形成在所述栅极氧化膜上，所述源极区域的上表面部分处的杂质浓度小于或等于1×10¹⁸cm^-3。

本发明的第2方案所涉及的碳化硅半导体装置的特征在于，具有MOSFET，该MOSFET具有：阱区域，其形成在碳化硅半导体层的上表面部分；源极区域，其形成在所述阱区域的上表面部分；栅极氧化膜，其形成在所述阱区域以及所述源极区域上；以及栅极电极，其形成在所述栅极氧化膜上，所述源极区域的上表面部分处的杂质浓度大于或等于1×10¹⁸cm^-3，所述栅极氧化膜是至少最初利用干式氧化或CVD法形成的。

发明效果

根据本发明，即使在为了实现MOSFET的源极区域的低电阻化而将源极区域的杂质浓度提高的情况下，也使在与栅极氧化膜的界面产生的粗糙部（roughness）较小，能够降低栅极氧化膜的漏电流。由此，能够同时实现MOSFET的源极区域的低电阻化和栅极氧化膜的漏电流的降低。

附图说明

图1是表示MOSFET的构造的一个例子的剖面图。

图2是MOSFET的源极区域附近的放大剖面图。

图3是MOSFET的制造工序图。

图4是MOSFET的制造工序图。

图5是MOSFET的制造工序图。

图6是试制出的MOSFET的源极区域的杂质注入曲线的代表例的图。

图7是表示试制出的MOSFET的栅极氧化膜的电流-电压特性的代表例的图。

图8是表示MOSFET中的栅极氧化膜和源极区域的界面的预计位置的图。

具体实施方式

图1是表示利用碳化硅形成的MOSFET（以下，简称为“MOSFET”）的构造的一个例子的剖面图。图2是图1所示的区域20这部分的放大剖面图。该MOSFET是利用外延衬底而形成的，该外延衬底由n⁺型的SiC衬底1和在其上生长的n^-型的SiC外延层2构成。SiC外延层2作为MOSFET的漂移层起作用。