[发明专利]一种半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术

为了提高集成电路芯片的性能和集成度，器件特征尺寸按照摩尔定律不断缩小，目前已经进入纳米尺度。随着器件体积的缩小，功耗与漏电流成为最关注的问题。绝缘体上硅SOI(Silicon on Insulator)是集成电路进入深亚微米和纳米级后能突破硅材料和硅基集成电路限制的新型集成电路技术。SOI器件有源区位于绝缘层上的硅膜内，完整的介质隔离可以避免体硅器件中存在的大部分寄生效应，因而SOI器件与体硅相比具有亚阈值斜率较陡；跨导和电流驱动能力较高；易于形成浅结和全介质隔离；抗辐照能力；较好地抑制短沟道效应；无闩锁效应；源/漏寄生电容小；低电压、低功耗等特性，已成为深亚微米及纳米级MOS器件的优选结构。

主流的SOI硅片制造技术包括注氧隔离、键合再减薄、键合和注入相结合及外延层转移等。SOI硅片制造的重点在于形成器件层，由于注入、减薄、外延等工艺在一定程度上都会在器件硅层中引入缺陷，影响其上的半导体器件的性能，而且从成本上讲，SOI硅片要远高于普通硅片，这都是导致SOI硅片一般多用于抗辐照、高温、高压、低功耗等专用或高端产品领域应用，而未能大规模广泛用于半导体器件制作的重要原因。

应变硅技术是提高MOS晶体管速度的有效途径，它可以改善NMOS晶体管电子迁移率和PMOS晶体管空穴迁移率，并可降低MOS晶体管源/漏的串联电阻，弥补一些不良效应，如沟道高掺杂引起库伦作用更显著，以及栅介质变薄引起有效电场强度提高和界面散射增强等因素带来的迁移率退化。目前，应变硅技术已广泛用于90nm及其以下的技术节点，成为延续摩尔定律的重要技术手段。

发明内容

本发明旨在至少解决上述技术缺陷，提供一种新的SOI器件结构及其制造方法，降低成本，简化工艺步骤，同时结合应变硅技术，提高半导体器件的性能。

为达上述目的，本发明提供了一种半导体结构，该结构包括衬底、绝缘应力塞、半导体基体、栅极堆叠、侧墙、源/漏区，其中：

所述栅极堆叠位于所述半导体基体之上；

所述侧墙位于所述栅极堆叠的侧壁上；

所述源/漏区嵌于所述半导体基体中，位于所述栅极堆叠的两侧；

所述半导体基体嵌于所述绝缘应力塞中，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体与所述衬底相连；

所述绝缘应力塞嵌于所述衬底中，在沿栅极长度的方向上，所述绝缘应力塞中间的厚度小于其两侧的厚度。

其中，所述绝缘应力塞为应力材料，对于NMOS器件，所述绝缘应力塞具有压应力；对于PMOS器件，所述绝缘应力塞具有拉应力。

相应地，本发明还提供了一种半导体结构的制造方法，该方法包括：

(a)提供衬底，在所述衬底上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙；

(b)在所述栅极堆叠两侧的衬底上形成凹槽，各向异性刻蚀所述栅极堆叠两侧的凹槽，使其穿通，形成空腔，跨接在所述空腔上的衬底部分形成半导体基体；

(c)形成源/漏区和绝缘应力塞。

其中，步骤(c)中，所述绝缘应力塞可以在形成所述源/漏区之前形成，也可以在形成所述源/漏区之后形成。

形成所述凹槽的方法为：

在所述衬底和栅极堆叠上形成掩膜层；

在所述掩膜层上覆盖一层光刻胶，通过曝光显影在光刻胶上形成开口，所述开口位于所述栅极堆叠的两侧；

刻蚀所述开口中的掩膜层，去掉所述光刻胶；

刻蚀所述衬底，在栅极堆叠的两侧形成凹槽。

其中，在步骤(c)中形成源/漏区的步骤包括：

刻蚀部分所述侧墙，暴露部分所述半导体基体；

进行离子注入或扩散，形成源/漏区。

其中，在所述步骤(c)中形成源/漏区的步骤还可以包括：

进行外延，在所述半导体基体以及所述空腔的侧壁上形成外延层；

进行离子注入或扩散，在所述半导体基体上形成源/漏区。

在所述步骤(c)中形成源/漏区的步骤还可以包括：

进行原位掺杂外延，在所述半导体基体以及所述空腔的侧壁上形成外延层，在所述半导体基体上形成源/漏区。