[发明专利]功率半导体组件的终端结构及其制作方法

说明书

技术领域

本发明涉及一种功率半导体组件的终端结构及其制作方法，尤其涉及一种具有沟槽的功率半导体组件的终端结构及其制作方法。

背景技术

功率半导体组件主要用于电源管理的部分，例如应用于切换式电源供应器、计算器中心或周边电源管理IC、背光板电源供应器以及马达控制等等用途，其种类包含有绝缘栅双极性晶体管(insulated gate bipolar transistor，IGBT)与金氧半场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)等组件。

由于功率半导体组件是设计用于承受高电压，因此功率半导体组件的主动组件通常会通入高电流。为了避免功率半导体组件产生崩溃或与其它组件产生沟道效应(channeling effect)，公知功率半导体组件通常会于围绕主动组件的周边区内设置一终端结构(termination structure)，以防止电压崩溃现象发生，并隔离主动组件的作动对外部的组件的影响。公知终端结构包括区域硅氧化(local oxidation ofsilicon；LOCOS)隔离结构、电场平板(field plate)结构与防护环(guard ring)等防护结构。

请参考图1，图1为公知以场氧化层作为终止结构的功率半导体组件示意图。如图1所示，半导体基底10包括一N型基材12与一设于N型基材12上的N型外延层14，且半导体基底10定义有一主动区16与一周边区18。主动区16内的N型外延层14具有复数个沟槽20，且栅极氧化层22与多晶硅层24分别形成于各沟槽20内。此外，场氧化层(field oxide，FOX)26是形成于周边区18的N型外延层14上，且为了减缓电场崩溃，位于场氧化层26下方的N型外延层14掺杂有P型掺杂区28。并且，形成于N型外延层14上的阳极30延伸至场氧化层26上，以改变P型掺杂区28与N型外延层14间的耗尽区，进而减缓主动区16的高电场。

请参考图2，图2为习知防护环结构示意图。如图2所示，N型外延层50上掺杂有复数个P型掺杂区52，其中各P型掺杂区52是呈一环状结构，并依序环绕于主动区(图未示)的外围。习知功率半导体组件可通过各P型掺杂区52与N型外延层50所产生的耗尽区来减缓电场强度。

然而，由于习知终端结构于尺寸上一般需具有20微米以上的宽度，才能有效减缓高电场，不过随着组件尺寸的缩小化，终端结构的宽度亦会限制功率半导体组件的尺寸。此外，形成习知终端结构皆须额外于N型外延层中形成P型掺杂区，以利用耗尽区来减缓功率半导体组件的高电场，但于制作习知终端结构时需一光罩，来进行P型离子注入工艺，因而使生产成本无法进一步降低。

有鉴于此，需要一种新颖的功率半导体组件的终端结构及其制作方法，以缩小功率半导体组件的终端结构，并降低光罩的使用数量。

发明内容

本发明的主要目的之一在于提供一种功率半导体组件的终端结构及其制作方法，以缩小功率半导体组件的终端结构，并降低光罩的使用数量。

为达上述的目的，本发明提供一种功率半导体组件的终端结构。功率半导体组件具有一主动区以及一终端区，且终端区围绕主动区，而终端结构设于终端区内。终端结构包括一半导体基底、一绝缘层以及一金属层。半导体基底具有一第一导电类型以及位于终端区内的一沟槽。绝缘层部分填充于沟槽并覆盖于半导体基底上，且绝缘层的上表面具有一凹洞。金属层设于绝缘层上，且填满凹洞。

为达上述的目的，本发明另提供一种功率半导体组件的终端结构。功率半导体组件具有一主动区以及一终端区，且终端区围绕主动区，而终端结构设于终端区内。终端结构包括一半导体基底、一绝缘层以及一金属层。半导体基底具有一导电类型以及一沟槽。绝缘层填满沟槽并覆盖于半导体基底上，且金属层设于绝缘层上。金属层包括一接触插塞，贯穿绝缘层。

为达上述的目的，本发明又提供一种功率半导体组件的终端结构。功率半导体组件具有一主动区以及一终端区，且终端区围绕主动区，而终端结构设于终端区内。终端结构包括一半导体基底以及一绝缘层。半导体基底具有一第一导电类型以及一沟槽，且绝缘层填满沟槽并覆盖于半导体基底上。